• 통합검색(1,913)
  • 리포트(1,787)
  • 시험자료(69)
  • 자기소개서(39)
  • 논문(10)
  • 방송통신대(8)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 and or not 게이트 전전설2 디지털 hdl설계 nand게이트 컴활1급 필기 아날로그 디지털논리설계
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리게이트" 검색결과 761-780 / 1,913건

  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)3주차예비
    이다. 하위 모듈들이 상위 모듈과 연결되어 있으며 각 모듈들은 하나의 체계를 가진다.다. Gate primitive modeling기본적인 구조는 논리 게이트들의 조합 ... 들로 이루어진다. 먼저 사용될 재료들(input, output, wire)을 정의해준 뒤 이 재료들을 사용한다. Schematic으로 논리 게이트를 구현해보면 input과 output, 또 ... ArrayPLD(Programmable Logic Array)를 생산하는 반도체회사이다. xlinx라는 프로그램은 EDA소프트웨어로 게이트어레이나 디지털 신호 처리기 등등
    리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    시프트레지스터 예비보고서
    0의 논리상태를 측정하여 표 4에 기록한다.(9) 7474D 플립플롭 두 개와 7486 XOR 게이트를 이용하여 PRBS 회로 (e)를 구성하고, 절차 (7)과 (8)을 반복 ... 실험제목시프트 레지스터실험목적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등을 구성하고 각각의 동작 특성 ... 을 사용하여 주기 2^N-1의 의사불규칙 이진수열을 발생시키는 회로이다. 비록 출력이 불규칙하지만 본래의 상태가 반복되므로 의사불규칙이라는 이름이 붙여졌다.실험방법(1) 디지털 실험기판
    리포트 | 6페이지 | 1,000원 | 등록일 2018.03.18
    다운로드 장바구니
  • 자료 표지
    인코더 디코더와 7 segment display
    여부를 확인한다.- 실험 전 예비보고서 준비할 때 AND, OR 게이트 등을 이용하여 3-Bit 디코더의 진리표를 작성하고 논리식을 유도한다. 간략화한 논리회로를 구성하고 설계회로 ... 한다.- 실험 전 예비보고서를 준비할 때 NAND 또는 NOR 게이트만으로 3-Bit 디코더 기능에 대한 이론적 논리회로를 구성하고 진리표를 작성한다. BreadBoard에 +5V ... 면 그림 4-1의 AND 게이트들이 그림 4-2에서는 NAND 게이트로 바뀌었음을 알 수 있다. 실제로 회로 구성에 사용되는 디코더는 주로 그림 4-2와 같은 형태가 많다. 그 이유
    리포트 | 12페이지 | 1,000원 | 등록일 2016.03.11
    다운로드 장바구니
  • 자료 표지
    실험02 MOSFET Digital Logic Gate(예비)
    실험과 관련된 기초이론[NAND GATE][NOR GATE][MOSFET NAND Gate][MOSFET NOR Gate][CMOS NAND Gate]디지털 논리회로는 BJT ... 나 마이크로프로세서의 논리 IC는 대부분 시모스 구조가 되었으며 , 작은 규모의 전원 회로, 아날로그-디지털 변환회로, 디지털-아날로그 변환회로 등이 포함되어 제작하기 시작 ... 예비보고서MOSFET Digital Logic Gate제출일 :학 번 :이 름 :1 실험 주제- Digital Logic Gate를 기초로 하여 MOSFET의 동작을 이해한다.2
    리포트 | 6페이지 | 1,000원 | 등록일 2014.12.11
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 10. 4-Phase clock 발생기 결과
    는 흔히 보는 광고 간판에 사용할 수 있을 것 같다. 그리고 디지털 실험에서 논리값을 다르게 주어야 할 때도 아주 유용하게 사용될 것이다.- 이번 실험은 회로만 제대로 연결하고 클럭값 ... 아 High를 출력하는 것이다. 회로도는 다음과 같이 구성했다.회로도는 앞선 실험들과는 크게 다르지 않으며, 출력 값 쪽에 OR게이트, NOT게이트, AND게이트를 추가로 구성 ... 함으로써 조금의 변화를 주었다. 위의 3가지 게이트가 처음에 준비되지 않아 조교님께 말씀드린 후 게이트를 추가하여 회로를 구성하였다. 결과값을 분석해보면, 먼저 두 측정값의 파형
    리포트 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    실험4 인코더와디코더-예비레포트
    이론에서 제시된 식들을 참고하여 OR 게이트로 구성된 10진수/BCD 인코더를 도시하라. PAGEREF _Toc400473852 \h 11 Hyperlink \l "_Toc ... 400473853" 4.2실험방법 3.4의 표를 참고하여 AND 및 OR 게이트로 구성된 BCD/10진수 인코더를 도시하라. PAGEREF _Toc400473853 \h 12 ... 하는 10개의 입력선과 입력에 대응하는 BCD코드를 출력하는 4개의 출력선을 갖고 있다.디코더는 인코더의 역기능으로서 디지털 시스템에서 사용되는 2진 코드나 BCD 코드를 쉽
    리포트 | 13페이지 | 1,000원 | 등록일 2017.03.07
    다운로드 장바구니
  • 자료 표지
    디지털실험및설계 결과5(카운터2)
    디지털 논리실험 및 설계#5 카운터 (결과)담당교수님 : 교수님제출일자 : 2015. 04. 27조 :학번 :이름 :1. 실 험 결 과(1) 비동기식 및 동기식 십진 카운터CLK ... 을다시 입력 값으로 쓰던지 논리게이트로 값을 바꾸어 줘야한다. 하지만 JK플립플롭이 여러 개가 쓰이므로 회로를 구성할 때 생각을 많이 해야 한다.- 지난 실험에서는 카운터 실험 ... 화 되는 모습을 볼 수 있었다. 이전 실험들과는 달리 카운터의 범위가 달라진 것을 볼 수 있었다.비동기식 십진 카운터를 구성할 때에는 NAND게이트 하나와 JK플립플롭 4개만 이용
    리포트 | 4페이지 | 1,500원 | 등록일 2015.12.05
    다운로드 장바구니
  • 자료 표지
    Lab#02 [HBE-ComboⅡ-SE] board [Xilinx Spartan3] FPGA chip [ISE] digital design tool
    Post-Lab ReportLab#02[HBE-ComboⅡ-SE] board[Xilinx Spartan3] FPGA chip[ISE] digital design tool담당 교수 ... . Conclusion187. Referrence18IntroductionPurpose of this labXilinx ISE의 설계방법을 익히고, Scematic설계를 통해 논리회로를 구현 ... Device를 추가한다.File Format은 MCS로 선택한 후 iMPACT창이 뜨면 생성된 메뉴로 파일을 생성한다.AND GateAND게이트는 Input A, B가 모두 High값
    리포트 | 18페이지 | 1,500원 | 등록일 2016.09.11
    다운로드 장바구니
  • 자료 표지
    실험9. MOSFET의 특성 예비보고서
    하여 디지털 논리 기능과 메모리 기능을 실현할 수 도 있다. 이런 이유로 현재의 대부분의 VLSI회로는 MOS기술로 만들어 지고 있다.전류 전도를 위한 채널의 형성NMOS트랜지스터 ... 의 경우 게이트가 소스에 대하여 양의 전위를 가지고 있다면 자유 정공들을 게이트 아래의 기판 영역으로부터 밀어낼 것이다 이 정공들은 기판의 아래쪽으로 밀려날 것ㅇ고 정공들이 있 ... 기 때문에 노출되어 있을 것이다.또한 양의 게이트 전압은 저항들을 n+소스 및 드레인 영역으로부터 채널 영역으로 끌어당길 것이다. 충분한 수의 전자들이 게이트 아래의 기판 표면 근처
    리포트 | 6페이지 | 1,000원 | 등록일 2016.05.03
    다운로드 장바구니
  • 자료 표지
    BCD to Excess-3 코드 가/감산기 설계 보고서
    에서 같은 입력이 주어지면 “0” 이 출력되고, 서로 다른 내용이 입력되면 “1” 이 출력된다. 이 게이트는 서로 배타적인 논리곱이 다시 논리합으로 결합되는 B+A 관계이므로 배타 ... 디지틀 공학 실습 결과 보고서실험 16. 조합 응용회로 설계BCD to Excess-3 코드 가/감산기 설계 보고서1. 작품설명2. 전체 블록 다이어그램3. 각 블록의 기능 및 ... 를 3초과 코드로 변환하여 LED로 표시하고, 변환된 3초과코드를 감산 또는 가산 하여 BCD 코드로 세그먼트에 출력하는 회로이다.① NOT 게이트NOT 게이트는 입력되는 것과 반대
    리포트 | 12페이지 | 1,500원 | 등록일 2015.12.10
    다운로드 장바구니
  • 자료 표지
    (예) 18. 비동기카운터
    디지털 논리 회로 실험예비 레포트실험18 비동기 카운터실험18. 비동기 카운터실험의 목적업/다운 비동기 카운터 설계 및 분석카운터의 모듈러스 변경IC카운터의 사용과 카운트 시퀀스 ... 의 디지털 데이터를 수집, 저장, 처리하여 볼 수 있게 해 주는 다용도의 디지털 장비이다. 논리 분석기는각 채널의 입력 데이터를 일련의 디지털 정보인 1과 0으로 변환하고 디지털 메모리 ... 절단실험의 개요이론 요약디지털 카운터는 클럭이 이루어지는 방법에 따라 동기와 비동기로 분류된다. 동기 카운터는 일련의 플립플롭들에 동시에 클럭이 수행되도록 구성되어있다. 그
    리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11
    다운로드 장바구니
  • 자료 표지
    2020 지식정보사회와 컴퓨터활용 1장~8장 19년도 출제문제 기재
    자료를 사칙연산(가, 감, 승, 제)하는 산술연산과 비교하여 판단하는 논리연산을 하는 기능을 갖고 있음.? 중앙처리장치 내에서 직접적인 데이터 처리가 일어나는 부분이 연상장치임 ... , 높은 선명도.- 최근 복합기, 프린터, 스캐너, 팩시밀리 등 포함한 디지털 복합기 출시.? 터치스크린- 화면에 나타난 문자나 특정위치에 물체가 닿으면 그 위치를 파악해 소프트웨어 ... , 금융 거래 처리 등에는 부적합.1)SLC (Single Level Cell)? 메모리 최소 저장 공간인 Cell에 전하 유무 (0,1)로 정보를 표현? 트랜지스터의 게이트에 한
    시험자료 | 73페이지 | 2,500원 | 등록일 2019.11.28 | 수정일 2020.09.29
    다운로드 장바구니
  • 자료 표지
    학습지도안(정발고) 논리연산
    . 단원의 개관본 단원에서 학생들은 정보기기의 구성과 동작에 대한 개념을 이해할 수 있으며, 불 대수의 원리 및 논리 게이트의 원리를 바탕으로 일상생활과 관련하여 적용하는 활동을 하 ... 1. 학생 심리상불 대수의 개념 및 논리 회로의 개념과 논리 게이트에 대하여 배우고, 교사의 질문과 학습자의 대답을 통해 실생활에서는 불 대수 및 논리 게이트의 개념이 어떻게 적용 ... 되는지 직접 생각해보고 이해할 수 있도록 설정하였다. 본 단원을 통해 학습자는 수학적 이해 능력과 논리력, 분석력을 배양할 수 있고 나아가 디지털 회로를 이용한 응용 회로까지 이해
    리포트 | 9페이지 | 1,000원 | 등록일 2014.06.17 | 수정일 2014.06.19
    다운로드 장바구니
  • 자료 표지
    <논리회로실험>논리회로 간소화
    논리회로간소화**전자공학과Simplified logic circuit**Electronic EngineeringⅠ. 서 론1.1 카르노 맵을 이용한 논리회로의 간략화카르노 맵 ... (Karnaugh Map)은 논리회로에 해당하는 진리표를 행렬로 정의한 표이다. 카르노 맵을 이용한 간략화 순서는 다음과 같다.① 민텀(Minterm, 논리곱항) 또는 진리표를 카르노 ... 를 4비트로 설계할 수 있지만 8비트로도 쉽게 확장이 가능하다.1.2 사용 부품그림 2. 실험에 사용된 부품들7400 NAND 게이트, 7402 NOR 게이트, LED, 330Ω
    리포트 | 5페이지 | 1,500원 | 등록일 2015.12.14
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-FSM-예비보고서
    된다. FSM을 디지털 하드웨어로 설계하는 경우에는 state 변수를 기억하는 레지스터 블록과 state 변수의 천이를 표현하는 함수와 출력 값을 결정하는 함수를 위한 조합 논리 ... 논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계 - FSM실험 목표FSM의 두 종류인 밀리 머신과 무어 머신에 대하여 이해하고 VHDL에서의 사용법을 이해한다. 하드웨어 ... 하는 복잡한 회로를 말하는데 이는 출력이 현재의 입력 만으로 결정되는 것이 아니라 과거의 출력과 현재의 입력 상태 및 기억된 값에 따라 출력이 결정된다. 디지털 하드웨어를 설계할 때 제어
    리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    전자전기컴퓨터설계실험2(전전설2)2주차예비
    소프트웨어로 게이트어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 ... Full Adder우리가 보통 n-bit의 두 2진수를 더할 때 산술적으로 왼쪽에서부터 더해가면서 carry를 더해준다. 이 과정을 논리 게이트를 이용하여 표현한 것이 바로 ... PreliminaryReport주 제: Lab#02 『HBE-ComboⅡ-SE』 board,『Xilinx Spartan3』 FPGA chip,『ISE』 digital design
    리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
    다운로드 장바구니
  • 자료 표지
    <논리회로실험>논리프로브구성
    논리 프로브 구성**전자공학과Logic probe configuration**Electronic EngineeringⅠ. 서 론1.1 논리 레벨디지털 논리 시스템에서 ‘0 ... 는데 이 전압 구간은 허용되지 않는 전압 범위이다. 따라서 디지털 논리 시스템을 설계할 때는 이 구간의 신호가 발생되지 않도록 주의해야 한다.1.2 논리 프로브논리 프로브는 휴대 ... 용 펜처럼 테스트 프로브 (논리 상태를 분석하고 문제 해결에 사용되는 부울 디지털 회로의 0 또는 1)이다. 대부분이 테스트중인 회로에 의해 구동되는 반면, 일부 장치는 배터리를 사용
    리포트 | 5페이지 | 1,500원 | 등록일 2015.12.14
    다운로드 장바구니
  • 자료 표지
    디지털실험 3예비 2비트 전가산기
    디지털 실험 예비보고서실험 3. 2비트 전가산기실험 목적1. 반가산기와 전가산기의 원리를 이해한다.2. 가산기를 이용한 논리회로의 구성능력을 키운다.이론2진 연산(Binary ... 의 2진 digit가산은 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어진다.반가산기(Half Adder)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로 ... Arithmetic)2진수 체계는 모든 디지털 시스템의 기초이다. 그러므로 디지털 회로에서는 모든 연산동작이 2진수를 이용하도록 구성되어 있다.두 개의 2진 2진수의 덧셈에는 4가지
    리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    디지털실험및설계 결과2(플립플롭)
    디지털 논리실험 및 설계#2 플립플롭 (결과)담당교수님 : 교수님제출일자 : 2015. 03. 30조 :학번 :이름 :1. 실 험 결 과(1) 기본 RS 플립플롭과 레이스 조건 ... 수 있었다. 초기 값을 무엇으로 설정해주냐에 따라 값이 다르게 나온다는 것을 확인했고 오류를 수정하는 방법을 찾았다.2. 검토 및 토의- 이번 실험에서 기본논리게이트를 이용 ... 가 되었다. 또, 초기 값을 어떻게 설정 해주는가에 따라서 실험의 결과가 달라 질 수 있다는 사실을 알게 되었다.? 이번실험을 하면서 기본 논리게이트를 이용해서 플립플롭 같은 기억
    리포트 | 6페이지 | 1,500원 | 등록일 2015.12.05
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서
    라고도 한다.- CMOS의 전기적 동작전달지연(Propagation delay)디지털 집적회로의 신호전달 속도를 의미한다. 통상 게이트 1개의 입력에서 출력으로 신호가 전달되는데 필요 ... 로 상승하는 경우의 전달지연시간전달지연시간에서 입력과 출력신호의 50%를 기준으로 삼은 이유는 인버터(또는 논리 게이트)의 스위칭 문턱전압이 출력전압 스윙 범위의 중앙에 위치 ... 을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적
    리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 21일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:45 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기