"래치와플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 Latch와 Flip Flop 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"래치와플립플롭" 검색결과 461-480 / 511건

[기계공학기초실험]TTL -Logic 실험

-FF: JK 플립플롭? T-FF: T 플립플롭? D: D 플립플롭? D: 데이터 래치? SENSE: 전류 감지? VCO: 전압조정 주파수 발생기? FA: 전 가산기( Full ... 시킨다.? NAND: 입력을 AND 후 결과를 반전시킨다.? AND: 입력을 AND 한다? INV: 논리를 반전시킨다? XOR: 배타적 논리합? RS-FF: RS 플립플롭? JK

리포트 | 9페이지 | 1,000원 | 등록일 2007.04.13

다운로드 장바구니
[논리회로] 실험 4장 SR latch

1. 순서회로 블록선도기억장치 요소는 입력신호에 의해 상태가 전환되기 전까지 전원이 회로에 전달되는한 무한하게 2진 상태를 유지 할 수 있다. 여러 형태의 래치와 플립플롭간의 주요 ... 는가?→ 동시에 같은 입력이 들어오지 않도록 유의해야 한다.(5) 래치와 플립플롭의 차이점은 무엇인가?→ 래치 : 기억장치 요소는 입력신호에 의해 상태가 전환되기 전까지 전원이 회로 ... 에 전달되 는 한 무한하게 2진 상태를 유지할 수 있다.플립플롭 내 래치는 제어입력에 있는 값의 순간적인 변화로 바뀔 수 있다. 래치 의 입력값이 출력에 나타날 수 있기 때문에 이

리포트 | 8페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
Preset 와 Clear 가능한 상승 에지 트리거 D플립플롭

1. Preset와 Clear 가능한 Positive Edge Triggered D flip-flop 에 대하여 설명하라.플립플롭들은 종종 클럭과는 독립적으로 플립플롭을 어떤 ... 을 (반전표시)은 이 플립플롭을 클리어 혹은 셋 하기위해 0(1이 아닌)이 입력되어야 함을 나타낸다. 이런 형태의 입력은, 논리 0이 클리어 혹은 프리셋을 작동시키므로, 종종 저레벨 ... 플립플롭은 0으로 리셋 될 것이고, PreN에 0이 가해지면 Q=1로 플립플롭이 셋 될 것이다. 이 입력들은 클럭이나 D입력에 우선한다. 즉, ClrN에 0이 가해지면 클럭이나 D

리포트 | 2페이지 | 1,000원 | 등록일 2007.11.19

다운로드 장바구니
[전자회로실험] Flip flop과 counter(결과)

는 2번의 실험에 하나의 NOR 게이트를 연결한 회로이다.일종의 D플립플롭이라고 보면 된다. 또한 enable 입력 단자가 있기때문에 항상 High를 enable에 걸어주어야 회로 ... '의 상태가 된DenableQQ'000101010001100111101010다. 이와 같은 D플립플롭은 RS플립플롭과 마찬가지로 한 개의 회로에 대해서 '1'이나 '0'중에서 어느 하나 ... 의 상태밖에는 기억할 수 없다.- 진리표DQ0011105. 이 실험의 회로는 JK 플립-플롭이다.입력 J와 K는 플립플롭을 각각 세트하고 클리어 하기 위하여 입력 S와 R처럼 동작

리포트 | 18페이지 | 1,000원 | 등록일 2003.10.25

다운로드 장바구니
[정보통신] 플립플롭에 대해

1. 플립플롭이란?플립플롭(flip-flop)은 1개의 bit 정보를 기억할 수 있는 기억 회로이다.플립플롭(flip-flop)은 외부에서 입력을 가하지 않는 한 원래의 상태 ... 를 유지한다. 플립플롭(flip-flop)의 출력정보는 2가지인데 서로 보수 관계이다. (Q=1이면 =0, Q=0이면 =1) 플립플롭(flip-flop)은 정보의 저장 또는 기억회 ... 로, 계수 회로 및 데이터 전송회로 등에 많이 사용된다.물론 이 Flip-Flop은 기본적인 논리 Gate를 조합함으로써 만들어진다.플립플롭(flip-flop)의 종류 많이 사용

리포트 | 10페이지 | 1,000원 | 등록일 2004.12.15

다운로드 장바구니
[디지털 실험] 쉬프트 레지스터

된 상태란Q =1,Q'=0인 상태와Q=0,Q'=1인 상태를 말한다.그림에서 입력이 모두 0이거나 1이면 이러한 상태는 유지될 수 없는데, 이때를 불안정한 상태라고 한다.래치와 플립플롭 ... 의 차이점은 래치는 레벨트리거(level trigger)에 의해서 동작하여 1-상태인 동안 입력의 변화를 출력으로 바로 내보내지만 플립플롭은 에지 트리거(edge trigger ... -. 쉬프트 레지스터 : 레지스터의 2진 정보를 단방향 또는 양방향으로 이동시킬수 있는 레지스터-. 각 플립플롭 각각의 입력과 출력이 연쇄적으로 연결되어 있는 형태이며 공통의 클럭

리포트 | 5페이지 | 1,000원 | 등록일 2003.11.26

다운로드 장바구니
Flip-Flop 특성과 응용

(3) SR마스터 슬레이브 플립플롭마스터 슬레이브 플립플롭은 2개의 래치와 1개의 인버터로 구성된다. 기호 S, R, C는 제어입력을 갖는 SR래치와 같다. 왼쪽에 있는 것을 마스터 ... 가 0으로 복귀될 때 마스터는 Disabled되고 S와 R 입력과는 상관없이 된다. 동시에 슬레이브는 Enable되고 Q의 현재값은 플립플롭의 슬레이브출력 Q에 전달된다.그림 3 ... . SR 마스터 슬레이브 플립플롭(4) SR 플립플롭SRQ(t+1)비고00Q(t)No change010Reset101Set11×Undefined(a)심 볼 (b) 동 작 표그림 4

리포트 | 12페이지 | 1,000원 | 등록일 2003.04.26

다운로드 장바구니
IT와 경영정보시스템 (1) 컴퓨터 시스템의 기억장치로서의 RAM과 자기디스크 장치의 비교와 (2) 어드레스 라인 개수에 따른 RAM 용량 계산 (3) 컴퓨터 소프트웨어의 종류에 대한 기술

으로1) RAM의 특징 및 주소관리방식과 단위컴퓨터가 동작할 때 사용되는 정보는 RAM(Random Access Memory)에 저장된다. RAM은 플립플롭으로 구성된 메모리 소자 ... )은 RAM의 종류와 그 계통을 나타낸 것이다.반도체 RAM은 ROM과 같이 바이폴라나 MOS로 구성되며, RAM은 MOS 플립플롭의 조합으로 구성된 SRAM(Static RAM ... )과 콘덴서에서 전하를 충전시켜서 정보를 기억시키는 DRAM(Dynamic RAM)으로 나누어진다. SRAM은 메모리에 사용된 저장 소자가 래치되므로 데이터는 전원이 켜 있는 동안은 저장

리포트 | 13페이지 | 3,500원 | 등록일 2007.09.22

다운로드 장바구니
[논리회로설계] 디지털 데이터의 입출력 인터페이스 설계

된다.· 플립플롭의 클럭신호는 디코더로 연결한다.- 방출된 데이터 값은 클럭신호에 의해 래치된다.2) 디코드부· 입력단에 ADDRESS 번지를 연결한다.- 80xx의 I/O번지는 64KB이 ... 의 데이터 AL값이 데이터 선에 방출된다.· 플립플롭의 클럭신호는 디코더로 연결한다.- 방출된 데이터 값은 클럭신호에 의해 래치된다.2) 디코드부· 입력단에 ADDRESS 번지를 연결 ... 디지털 데이터의 입출력 인터페이스 설계1. 디지털 데이터를 출력하는 회로- 디지털 데이터의 값을 유지하는 플립플롭부와 이 플립플롭을 동작시키기 위한 클럭신호를 제공하는 디코더부

리포트 | 7페이지 | 1,000원 | 등록일 2003.12.12

다운로드 장바구니
[전자회로실험] Flip flop과 counter

의 D플립플롭이라고 보면 된다. 또한 enable 입력 단자가 있기때문에 항상 High를 enable에 걸어주어야 회로가 동작하게 된다. 그렇지 않을 경우 SR NAND 래치 ... - Electronic Principles Malvino (대영사)8.3 관련이론플립플롭(Flip-Flop)이란 입력신호에 의해서 상태를 바꾸도록 지시할 때 까지 현재의 상태를 무기한 ... 적(전원이 차단될 때까지)으로 유지할 수 있도록 동작하는 것이다. 플립플롭은 쌍안정성 멀티바이브레이터(multivibrator)라고도 하고 '1' 및 '0'의 두 안정상태를 가지

리포트 | 11페이지 | 1,000원 | 등록일 2003.10.25

다운로드 장바구니
종합설계 최종 보고서

에 는 게이트 IC 혹은 래치(플립플롭), 디코더, 인코더, 카운터, 시프트 레지스터 등 여러 가 지의 기능을 갖고 있다. 그래서 IC 제조 회사에서는 이 매뉴얼들이 수 종류가 있

리포트 | 26페이지 | 3,500원 | 등록일 2009.07.20

다운로드 장바구니
[플립플롭]플립플롭 총정리

한 시간을 set up time" 이라 한다. 또한, 클럭 펄스가 변화한 후에도 어느 정도 안정된 상태에 있어야 하는데, 이 시간을 hold time" 이라 한다.{7)플립플롭 ... ▷플립플럽(Flip-Flops)순차회로는 동기 순차회로와 비동기 순차회로로 나눈다. 게이트형의 비동기 순차회로는 feedback통로를 가진 조합회로이다. feedback 때문 ... 의 한 비트를 저장하는 능력을 가진 2진 cell 이다.1)비동기식 RS 래치두 개의 입력 S(set)와 R(reset)을 가지며, 두 개의 보수출력 Q와 Q'를 가진다. 이와 같이

리포트 | 6페이지 | 2,000원 | 등록일 2006.05.02

다운로드 장바구니
[pspice]트 총 모음

1.실험제목실험15. 동기식카운터..7.결론 -실험15-7은 동기식카운터로서 0-15까지 순차적으로 카운트되는 회로이다. 우리는 이 실험을 통해서 각각의 플립플롭의 딜레이 값 ... 을 알아보고 Q값의 파형을 관찰한다. 위 실험값을 보면 A, B, C, D 각각의 플립플롭의 딜레이 값이 거의 같게 나왔다. 이는 각각의 플립플롭의 클럭이 신호발생기에서 나오 ... 는 클럭을 모든 플립플롭에 똑같이 넣어 주었기 때문이다. 앞선 비동기식카운터에서는 클럭이 아랫단의 플립플롭의 출력이 다음단의 클럭으로 들어갔기 때문에 딜레이 값이 누적

리포트 | 3페이지 | 2,000원 | 등록일 2007.03.27

다운로드 장바구니
플립플롭의 기능예비

플립플롭의 기능1. RS(Reset-Set) Latch와 RS Flip-FlopRS flip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 반대이 ... 않았다. (회로결선구성상..)3. 다음 회로를 구성하여 RS, Q, Q’의 관계를 관찰하여 RS플립플롭의 동작을 설명하라.4. 다음 회로를 구성하고 Preset, Clear ... 될 때 출력 측으로 전달된다. 출력은 클록이 다시 활성화될 때까지 그 값을 유지할 것이다.플립플롭은 두 가지 상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가

리포트 | 7페이지 | 1,000원 | 등록일 2004.03.31 | 수정일 2014.08.20

다운로드 장바구니
[디지털 회로] RS 래치와 DS래치

를 그대로 유지하므로 이를 불변이라 하고, 그 반대인 경우도 마찬가지가 된다. 또 R=1, S=1이면 Q=0, Q+=0 이 되어 플립플롭의 정의에 어긋난다. 즉 플립 플롭이란 Q ... (Reset) 빛 Cp(clock pulse)의 3가지 입력을 갖게 된다. Cp 의 Gate 입력이 로직 1인한 RS 래치의 동작과 같으나 플립 플롭에서는 싱글 펄스 (Single ... 롭의 구성은 그림 10-3과 같다.(a) RS-플립 플롭으로의 구성 (b) JK-플립 플롭으로의 구성한편, 앞서 D-래치 (TTL 7475)와 D-플립 플롭(TTL 7474)을 서로 비교

리포트 | 15페이지 | 1,000원 | 등록일 2003.04.03

다운로드 장바구니
플립플롭의 기능 결과

하는 두 개의 입력을 가진 FF이며 클럭이 활성화 될 때 D입력이 무엇이든지 F/F는 상태를 바꾼다. ⇒ 래치와 플립플롭의 차이점은 플립플롭의 출력인 인에이블 신호의 에지 ... 9장. 플립플롭의 기능결과값실험 1QnAQn+1 ( V )0000.100114.521014.521114.52실험 2QnAQ n+1( V )Q’ n+1( V )0000.1913 ... 생각나지도 않는 플립플롭에 대해 실제 동작하는 것을 보고 추론을 하면서 조금이나마 알게 되는 기회가 되었다. 실험을 하는데 있어서, 도대체 어떻게 이 실험을 해야 하나라고 하

리포트 | 4페이지 | 1,000원 | 등록일 2004.03.31 | 수정일 2014.08.20

다운로드 장바구니
[논리회로] RS 및 D 플립플롭(Filp Flop)

, Reset를 갖고 한 게이트의 출력에서 다른 게이트의 입력으로 쌍으로 된 교차 접속선이 피드백 통로를 형성하고 있는 것을 RS 플립플롭 또는 RS 래치(latch)라고 부른다. NOR ... 에서 발생한다면 이는 네거티브 에지트리거 D 플립플롭이다.[그림 8-5] (a) 회로에서 펄스변이 검출기가 없는 히로를 D래치(latch)라 한다. D래치의 경우 [그림 8-8 ... D 래치의 출력을 Q1, 포지티브 에지트리거 D 플립플롭의 출력을 Q2라 하고 Q1, Q2의 출력 파형을 그리시오.{◈ 사용기기 및 부품DC power supply오실로스코프74

리포트 | 18페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
[asic] d_flipflop

을 구조적 모델링을 하고 테스트 벤치(Test Bench)를 하여 결과를 확인하자.2. 기본적인 이론플립플롭이란 기억소자로서 1비트의 정보를 저장하 수 있는 능력을 가진 2진 셀이 ... 며 클럭에 따라서 작동한다. 만약 입력이 1 이면 d의 값에따라 q값이 결정된다.1) 플립플롭의 논리회로 구조 및 동작원리.가. 불확실한 입력은 결코 존재할 수 없다는 것을 확실 ... 하게 하기 위한 방법으로 한가지 입력만을 공급나. D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터(data) 플립 플롭이라고도 한다다. D 플립플롭은 RS 플립플롭

리포트 | 7페이지 | 1,000원 | 등록일 2003.03.28

다운로드 장바구니
[VHDL] 자동차 과속 경보 장치의 설계 using VHDL

적인 신호가 발생된다. 자동차 엔진에서 발생되는 신호는 함수 발생기를 사용하여 구형파 신호를 입력신호로 입력한다.2. 입력 신호가 주파수 증배 회로의 플립플롭에 공급되면 주파수 증배 ... 에 의해 분주되며 288분주 회로의 출력 신호 하강에지에서 주파수 증배 회로의 플립플롭이 리셋되어 계수 클록의 출력이 중단된다.4. 주파수 증배 장치에서 출력된 계수 클록은 1초 ... 동안 자동차 속도 측정 장치에서 계수된다. 계수된 결과는 결과 래치에 일시적으로 저장된다.5. 저장된 계수 결과는 비교기와 표시기에 동시에 공급되며 표시기에는 현재의 자동차 속도

리포트 | 29페이지 | 1,000원 | 등록일 2003.07.03

다운로드 장바구니
[디지털논리] FPGA에 대한 조사

에서 임의의 부울 함수라도 수행할 수 있는 여덟 개의 입력과 하나의 출력 조합논리 블록으로 구성된다. 그림 9.52는 기본 셀논리를 보여 준다. 멀티 플렉서, 가산기, 플립플롭 ... 자가 설 계를 실현하기 위해 논리함수를 선택 할 수 있는 매크로 라이브러리를 가지고 있다. 조합함수의 범위도 넓고 또한 모든 플립플롭의 형에 대한 매크로가 존재한다. 몇몇 멀 티 ... 플렉서 매크로를 그림 9.53에 보였다. 멀티플렉서 함수 는 그림 9.54에서 보는 것처럼 래치 매크로를 만들기 위 해 사용된다.

리포트 | 3페이지 | 1,000원 | 등록일 2003.12.11

다운로드 장바구니

이전10개 17 18 19 20 21 22 232425 26 다음10개

파워링크

신청하기