"래치와플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 Latch와 Flip Flop 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"래치와플립플롭" 검색결과 421-440 / 511건

[기계공학 응용실험]TTL Circuit 실험

의 개념① 플립플롭 회로란?플립플롭은 두 가지 상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면 현재의 반대 상태로 변하며(0 에서 1 로, 또는 1 에서 0 ... . 플립플롭에는 SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다.그림 7-7② SR 플립플롭그림 7-8그림 7-7에 상승 모서리 트리거 방식 SR ... 회로에서 CLK*는 CLK'와 CLK 값이 모두 0일 때에만 1이 된다(NOR 연산).7-7(a)에 나타낸 상승 모서리 트리거 방식 SR 플립플롭 회로도를 분석해 보자. 그림

리포트 | 10페이지 | 1,500원 | 등록일 2007.11.03

다운로드 장바구니
디지털공학 예비레포트

다.로직 IC는 여러 가지 종류가 있다. TTL, CMOS 로직, ECL등의 회로가 기술상으로 분류한 패밀리중에는 게이트 IC 혹은 래치(플립플롭), 디코더, 인코더, 카운터 ... 에 적합한 구조이며, FPGA의 구조는 많은 플립플롭(Flip-Flop)을 사용하는 순차 회로나 대용량이 필요한 곳에 적합한 것이기 때문에 서로 응용 분야에 따라 선택하여 적용하는 것

리포트 | 5페이지 | 1,000원 | 등록일 2010.11.07

다운로드 장바구니
RS, D플립플롭,JK, T플립플롭

부정SRQn00011110001X0111X0동기식 RS f/f 의 특성표 4) D 플립플롭D f/f은 RS f/f의 두 입력을 NOT으로 연결하여 데이터 입력 D 로 한 것이 ... - 2007. 5. 33. 실험 목적- JK 및 T 플립플롭의 원리 및 동작특성을 이해하고 응용력을 향상시키는데 목적을 둔다.4. 실험 기구 및 부품- DC power supply ... .03mF - 7474 ( D형 플립-플롭)- 스위치- 7400 ( 2- 입력 NAND 게이트) X 25. 관련이론1) 에지트리거 JK 플립플롭JK f/f은 SR f/f의 금지

리포트 | 5페이지 | 1,000원 | 등록일 2007.11.06

다운로드 장바구니
[무선통신]분주회로(주파수분할)

차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자가 있다. 플립플롭은 1 ... 비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다음에 설명하는 바와 같이 다양하게 구성할 수 있다.래치(latch)는 기본적인 플립 ... : 래치디지털 논리회로에 있어서 Latch는 하나 이상의 비트를 저장하기 위한 디지털 논리회로를 말한다. 전기적으로 두개의 안정된 상태를 가지고 있어서 입력된 한 비트 신호를 저장할 수

리포트 | 11페이지 | 1,500원 | 등록일 2003.05.13

다운로드 장바구니
Ch9. RS 래치와 D 래치

인 경우도 마찬가지가 된다. 또 R=1, S=1이면 Q=0, Q'=1이 되어 플립플롭 정의에 어긋난다. 즉 플립플롭이란 Q=1이면 Q'=0이고, Q=0이면 Q'=1이 되어야 한다 ... 의 D는 data transfer 또는 delay라는 의미에서 첫 글자 D를 대표한 것이고, 래치는 버팀 또는 빗장이란 뜻이다. D 래치를 구성하는 구성도는 RS 또는 JK 플립 플 ... . 반면 플립 플롭은 클록 입력이라고 부르는 트리거 신호의 천이에 의해서 제어된다.4) 클록이 부착된 RS 및 D 래치클록이 부착된 래치는 앞서 다룬 RS 래치와 D 래치에서 클록

리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
[Counter구현]래치(Latch), FF, Counter 구현 (Verilog)

라는 소자가 있다.래치(Latch)는 기본적인 플립플롭을 말하며 NOR Gate를 사용하여 구성할 수도 있고 NAND Gate를 사용하여 구성할 수도 있다.NOR 게이트로 구성 ... (FlipFlop)플립플롭은 제어신호와 클럭 신호를 입력으로 갖는 기억소자로 다양한 종류(SR, JK, D, T 플립플롭 등)이 있다.플립플롭은 래치(Latch)와 달리 클럭의 상승 또는 ... (Latch) 논리회로 (RS 래치(Latch))- NAND Gated RS 래치(Latch) 논리회로 (RS 래치(Latch))- 논리회로 ( RS 플립플롭)█ RS Master

리포트 | 14페이지 | 2,000원 | 등록일 2006.08.22

다운로드 장바구니
아주대 논리회로실험 실험6 결과보고서

JKCQQ'001이전 Q값이전 Q값의 보수0110 (Reset)11011 (Set)0111이전 Q값의 보수이전 Q값XX0이전 Q값이전 Q값의 보수[4] 고찰이번 실험은 래치와 플립플롭

리포트 | 7페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
[전자전기일반]CMOS, Pseudo-NMOS, 통과 트랜지스터, 동적(Dynamic) 논리 회로, Latch, flipflop에 대한내용정리

5. 동적(Dynamic) 논리 회로part 2.1. 래치(latch)2. 플립플롭(flip-flop)part 1.1. Mos 디지털 회로가) 디지털 회로 설계1) 디지털 IC ... 다양하게 구성할 수 있다. 래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, 그림 1과 같이 NOR 게이트를 사용하여 구성할 수도 있고, 그림 2 ... 과 같 방법은 동일하다.일반적으로 플립플롭은 래치에서와 마찬가지로 출력 Q의 값을 플립플롭의 상태 값으로 본다. 예를 들어 그림 6의 플립플롭이 1인 상태에 있다 라고 말하면 이는 Q

리포트 | 28페이지 | 1,500원 | 등록일 2006.07.16

다운로드 장바구니
아주대논리회로실험 9장 RAM 결과(문답+빵판+고찰)

하여 읽었다.즉, 플립플롭이 1이 출력을 하고 기억을 하고 있다가 INPUT1에 1이 들어오면 03번 NAND GATE의 입력에 (1,1)이 들어가므로 출력 6번 핀에 0이 출력 ... 을 확인한다. 그 결과 출력값이 주소의 gray code값이 출력되었다.- 실험에 대한 고찰이번 실험은 두개의 RS래치를 이용한 2bit RAM을 구성하는 실험이었다.실험에서 우리

리포트 | 5페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
결과레포트9(Logic, R-S Flip-flop)

에 동시에 +10V을 주었을 때 어떠한 일이 일어날지 논의한다.⇒ 플립이나 플롭은 순간적인 사물의 움직임 또는 변화상태를 나타내는 단어이다. 플립플롭은 2개의 안정상태를 갖 ... 고 트랜지스터를 차단시키는 데 필요한 시간 동안만 유지되면 충분하므로 그 이후는 입력신호를 제거해도 회로의 안정 상태에는 변동이 생기지 않는다. 이와 같은 기능을 래치라 하며 입력신호 ... 는데, 가해진 입력에 따라 어느 한쪽의 상태를 취하게 되며 한쪽이 1이라면 다른 한쪽은 0이다. 플립이 가해진 입력에 따라 변한 상태를 취한다면 츨롭은 원래의 상태로 되돌아가게 한다는 뜻이

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.27

다운로드 장바구니
충북대 전기전자공학 디지털실험 9장 예비보고서

실험 9. 플립플롭의 기능목 적1. 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.2. D, JK 플립플롭의 동작을 이해한다.원 리1. RS(Reset ... 적으로 edge-trigger flip flop은 게이트의 작은 delay차이를 이용하여 클럭 신호가 바뀔 때 의 입력만이 출력에 영향을 미치게 되어 있고 따라서 플립플롭의 setup ... 가 될 때까지 불안정 상태로 출력되는 것을 말한다. J=1, K=1을 입력하면 출력 Q=0에 클럭 펄스 1이 가해지면서플립플롭 회로는 전달 지연시간 후 출력이 Q=1로 나타난다. 그러나 클럭 펄스 지연시간

리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
쉬프트레지스터

실험 12. 쉬프트 레지스터목적 ;1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 카운터의 동작을 이해한다.원리 ;플립플롭이나 래치는 가장 기본적인 ... 도 출력에 영향을 미치게 된다.플립플롭 : 래치와 같은 동기 순차회로에서 클럭 신호로 동기화하여 출력을 바꿈으로써 입력중의 어느 하나가 바뀔 때, 출력이 즉시 변하는 단점을 극복 ... (trigger)가 되고, 이때의 데이터가 래치에 입력된다.Register : 플립플롭은 한 비트 정보를 저장할 수 있으므로 여러 개의 플립플롭을 이용하여 레지스터를 만들 수 있

리포트 | 10페이지 | 1,000원 | 등록일 2006.11.09

다운로드 장바구니
[전기회로실험]쌍안정멀티바이브레이터

, 7472 -각 1대3. 관련지식(가)래치(latch)우선 플립플롭을 들어가기 전에 래치에 대해서 알아보면 우리 지금까지 했던 디지털 실험은조합회로로 단순히 현재의 입력에 의해서 ... 는 소자가 있다. 플립플롭은 1비트의 정보를 저장할 수있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다양하게 구성할 수 있다.래치는 기본적인 플립플롭을 말하며 그림 1과 같이 ... NAND 게이트를 사용하여 구성한 래치의 진리표와 그림을 알아보면 아래와 같다.입력출력SRQ00사용금지01110011Q(변화 없음)(나)플립플롭플립플럽을 설명하기 전에 먼저 순차

리포트 | 7페이지 | 1,000원 | 등록일 2005.11.28

다운로드 장바구니
[디지털 논리설계 실험]비동기식/동기식 카운터

(Up counter)와 내려세기 카운터(Down counter)로 나눌 수 있음2. 비동기식 카운터(Ripple counter)☞ 공통된 신호 없이 플립플롭이 서로 직렬로 연결 ... 되어 앞 단계의 플립플롭 출력이 다음 단계의 플립플롭을 구동하는 장치☞ 동기식 카운터에 비해 간단히 만들 수 있으나 최종 출력이 나올 때까지 전달지연이 크고, 출력이 한 순간에 바뀌 ... ) 기호QJKQ(t+1)*************1111001101011011110(c) 진리표(d) 특성 방정식그림 8-7 JK 플립플롭그림 9-3 비동기식 10진 카운터 회로그림 9

리포트 | 10페이지 | 1,000원 | 등록일 2006.04.25

다운로드 장바구니
부울대수

RSRQQNOR 래치(latch) 회로10x y OR NOR 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 03.3 순차 회로(3)R-S 플립플롭 : 래치회로에 AND게이트를 추가 ... de(t)Output Y(t)ClockTiming delay deviceY(t-1)3.3 순차 회로(2)플립플롭 기본적인 플립플롭 2개의 NAND게이트 또는 NOR로 구성 NOR ... 하고 두 AND게이트에 클럭 펄스를 동시에 입력하도록 구성. * R-S 플립플롭의 특성표와 회로0 0 1 불능 1 0 1 불능Q(t+1)0 0 0 0 0 1 0 1 0 0 1 1 1 0

리포트 | 53페이지 | 1,500원 | 등록일 2007.03.26

다운로드 장바구니
[공학]SRAM

)전용 SRAM 4)의사 SRAM 3.SRAM의 개발 및 요구 대응 기술 4.디지털 회로 설명SRAM(STATIC RAM)플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치 ... ache memory)에 주로 사용한다. 정적 램은 동적 램에 비하여 가격이 비싼 편이다. 정적 RAM의 구조는 MOS FET 4∼6개로 된 플립플롭 메모리 셀로 구성되어 있 ... 으며, 그 동작 원리는 보통의 플립플롭과 동일하다. 1비트당 소비전력은 동적 RAM에 비하여 낮다.SRAM과 DRAM 비교저속고대복잡DRAM고속저소간편SRAM동작속도소비전력용 량사용

리포트 | 25페이지 | 1,000원 | 등록일 2006.11.29

다운로드 장바구니
Ch13. 시프트 레지스터

-parallel out shift register)- 기본적으로 공동 클록 입력을 갖는 4개의 D형 래치 구성으로 모든 플립플롭이 동시에 클럭 되면 병렬 입력 D, D, D 및 ... PageCh10. 시프트 레지스터사 전 보 고 서제출일학과조학번조원이름이름1. 실험목적(1)플립플롭과 시프트 레지스터와의 관계를 알아본다.(2)입출력 방식에 의한 분류에서 각 ... 는 4개의 플립플롭으로 구성되므로 4 bit의 데이터를 저장할 수 있으며, 하나의 데이터 입력, 클록 입력, 클리어 입력 및 2개의 콤플리 멘터리 출력을 가지고 있다.직렬 입력-직렬

리포트 | 6페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
RS 래치와 D 래치

가 있다. 플립플롭은 1비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리게이트들을 연결하는 방법에 따라 다음에 설명하는 바와 같이 다양하게 구성할 수 있다.래치 ... 를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭(flip-flop)이라고 하는 소자 ... (latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, 아래그림과 같이 NOR게이트를 사용하여 구성할 수도 있고, NAND 게이트를 사용하여 구성할 수도 있다. 그림

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
RS래치와 D래치 예비보고서

를 바꿀 수 있다. 따라서 래치는 어떤 입력 레벨에 의해서 제어되는데 이 경우에는 게이트 입력이 된다. 반면 플립플롭은 클록 입력이라고 부르는 트리거 신호의 천이(switching ... ' = 0이 되어 플립플롭의 정의에 어긋난다. 즉 플립 플롭이란 Q = 1이면 Q' = 0이고, Q = 0이면 Q' = 1이 되어야 한다. 따라서 Q = Q' = 0이거나 Q = Q ... 이고, 래치(Latch)는 버팀 또는 빗장이란 뜻이다. D 래치를 구성하는 구성도는 RS 또는 JK 플립 플롭으로도 가능하다. 보다 구체적인 것은 다음 단원에서 다루기도 하고 기본

리포트 | 8페이지 | 1,000원 | 등록일 2001.11.18

다운로드 장바구니
논리회로실험- RAM (램) 결과보고서

핀에는 무조건 1이 출력된다. 이는 NAND GATE의 특성 상 둘 중의 하나라도 입력에 0이 들어가면 출력은 1이 되기 때문이다. 그리고 출력 11에 1이 나온다.즉, 플립플롭 ... 해야 한다.플립플롭은 일종의 저장공간과 같은 역할을 하여 한번 입력해 두면 계속 다른 입력이 들어갈 때까지 그 데이터를 기억하고 있는 성질을 가지고 있다. 결국 이것이 컴퓨터에서 시스템 ... 데이터와 출력 데이터는 거의 서로 역의 관계를 나타내는데 이는 NAND GATE를 통과하기 때문일 것이다. 또한 플립플롭은 일종의 저장공간과 같은 역할을 하여 한번 입력해 두

리포트 | 9페이지 | 1,000원 | 등록일 2008.02.25

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기