"래치와플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 Latch와 Flip Flop 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"래치와플립플롭" 검색결과 441-460 / 511건

플립플롭

사전보고서제출일학과전자공학과조학번조원이름성명Ch. 10 플립플롭- -1. 실험목적- RS 플립플롭의 기본 개념을 파악하고 RS-Latch 와의 차이점을 발견한다.- D 플립플롭 ... 의 기본 개념을 파악하고 D-Latch 와의 차이점을 발견한다.- JK 플립플롭의 구성과 동작 특성 및 레이스 현상에서 나타나는 문제점을 파악한다.- Master-Slave JK ... 플립플롭의 구성과 동작 특성을 익힌다.2. 이론- RS-플립플롭(RS-Flip Flop)아래 그림은 상승 모서리 트리거 방식 RS 플립플롭(Set-Reset flip-flop

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
D플립플롭을 이용한 시프트 레지스트 설계

출력에서 Clock의 한 주기 씩 Shift되는 것을 확인함 4bit가 shift되는 D플립플롭을 이용한 레지스터를 구현함8. 참고문헌 및 사용 프로그램Maxplus II 10.2 ... CLKDNext state Q0XNo change10Q=0;Reset state11Q=1;Set state1D*************11- D-래치 -3. D flip/flop

리포트 | 16페이지 | 10,000원 | 등록일 2009.04.10 | 수정일 2017.07.16

다운로드 장바구니
[디지털회로실험]RS래치와 D래치(사전)

을 익힌다.2. 이론래치는 보통 D플립플롭으로 구성된 레지스터를 말한다. 또 시간적으로 변화하는 레지스터 및 카운터, 데이터 신호 버스상의 디지털 정보를 원하는 시각에 판독 ... 하여 등록하는 동작 또는 그 회로를 말한다.래치는 플립플롭과 비슷하지만, 신호를 저장하는 시기가 다르다. 플립플롭은 클럭 신호가 edge면일 때만 입력 신호를 인정하고 출력이 바뀌고 그 ... 실험 제목 : 9. RS 래치와 D 래치1. 실험 목적① 래치의 기본 개념을 파악한다.② RS 래치의 원리와 구성 및 동작 특성을 익힌다.③ D 래치의 원리와 구성 및 동작 특성

리포트 | 4페이지 | 1,000원 | 등록일 2005.11.20

다운로드 장바구니
스코어보드 개발

HC76 (J-K 플립플롭)특성 : 1. 제어 신호가 인가되었을 때 상태를 변화시킴 2. 입력신호가 차단된 다음에도 그 상태로 남아 있기 때문에 입력 이 제거되었을 때 그 출력 상태 ... 의 공급 및 차단(On / Off)에 용의함 사용이유 : Delay 기능을 이용하여 버튼에 의한 되 튐 영향을 제거74121특성 : 1. 펄스 발생 모듈 2. 래치의 구동을 위한

리포트 | 19페이지 | 1,500원 | 등록일 2009.08.13

다운로드 장바구니
디지털논리회로실험 예비리포트 7. 플립프롭 및 래치

디지털논리회로 실험 자필 예비리포트7. 플립프롭 및 래치다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
컴퓨터과학개론 3장 연습문제

할 명령어나 연산의 중간 결과값 등을 일시적으로 기억하는 임시 기억 장소이다.? 레지스터는 플립플롭(Flip-Flop)이나 래치(Latch)들을 연결하여 구성한다.? 레지스터 ... 는 메모리 중에서 가장 속도가 빠르다.? 플립플롭(Flip-Flop) : 기억 장치를 구성하는 전자 회로로, 1비트의 정보(0또는 1)을 기억할 수 있는 능력이 있다.? 래치(Latch ... 을 때 컴퓨터의 처리 속도를 향상시키기 위한 2진 정보를 기억할 수 있는 플립플롭으로 구성된 고속 기억 매체이다. 즉, 조합논리회로에 입력되어야할 정보를 일시적으로 기억하거나 조합논리

리포트 | 5페이지 | 1,000원 | 등록일 2007.03.22

다운로드 장바구니
[디지털 논리설계 ]레지스터의 구성

: 11 불허용? NAND S-R : 00 불허용? 입력을 하나로 변화? 동기화 플립플롭? Enable? Edge-Triggered▶ 클럭 Edge에서 변화하여 래치글리치제거 ... 실험 8. 레지스터의 구성8조? 실험목적? D플립플롭을 직렬로 연결하여 시프트레지스터를 구성하고 그 동작을 확인하며, 병렬로 연결하여 일반 레지스터를 구성하고 병렬 로드 동작 ... 을 수행하여야 하기 때문에 플립플롭 회로를 사용하여 만들며, 여기에 기억된 데이터는 지시 신호에 의하여 이동한다? D 플립플롭▶ S-R 플립플롭의 문제? 불확정조건? NOR S-R

리포트 | 10페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
[공학기술]CMOS VLSI 설계의 원리(H.E.Weste)

CMOS VLSI 설계의 원리(2): agenda :5. CMOS 회로와 논리 설계 5.5 클럭 5.5.1 클럭화된 시스템 5.5.2 래치와 레지스터 5.5.3 시스템 타이밍 5 ... 클럭 주기의 마지막에서 동작 단계의 출력을 포착하기 위해서 저장 디바이스를 사용5. CMOS 회로와 논리설계5.5.2 래치와 레지스터셋업시간(Ts) : 클럭 에지가 발생되기 전 ... 출력의 새로운 값이 발생하기까지의 지연 사이클시간(Tc) : 되풀이되는 정방향 클럭 반전들 사이의 간격5. CMOS 회로와 논리설계레벨센시티브 래치: 2개의 인버터+하나의 MUX

리포트 | 19페이지 | 2,000원 | 등록일 2007.04.02

다운로드 장바구니
[정보통신]순서논리회로

,NOT,EX-OR)뿐 아니라 메모리를 위한 소자(래치, 플립플럽)와 메모리를 위한 피드백 경로를 가지고 있음.-동적 시스템(dynamic system)으로 간주: 입력자극과 시스템 ... (register)- 플립플롭들의 단순한 집합- 제어장치내의 임시 기억장치(2) 시프트 레지스터(shift register)- 논리적, 산술적 시프트 연산용 연산기- 직렬 데이타 통신 ... 등의 조합논리회로의 소자 및 래치, 플립플럽 등의 메모리 요소□ 래치- 피드백 경로를 갖는 일종의 비동기식 순서논리 회로 또는 레벨 트리거링에 이용되는 게이트 입력을 갖는 동기식 순서논리회로를 의미함

리포트 | 5페이지 | 1,000원 | 등록일 2006.04.26

다운로드 장바구니
[디지털공학] 쉬프트레지스터 예비보고서

실험 11. 쉬프트 레지스터목 적1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 카운터의 동작을 이해한다.원 리플립플롭이나 래치는 가장 기본적인 기억 ... 소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티 비트를 저장할 수 있는 플립플롭을 레지스터(register)라 한다. 레지스터의 기능은 정보를 저장 ... 는 디지털 시스템에서 매우 중요한 논리블록이다. 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고 각 플립플롭의 출력은 다음 단 플립플롭에 접속된다. 그리고, 클럭은 모든

리포트 | 6페이지 | 1,000원 | 등록일 2005.06.22

다운로드 장바구니
실험 / Gate와 Flipflop을 이용한 comparator & counter & 7-segment 구현

->1001110->1110State diagramTiming DiagramD 플립플롭의 State diagram 과 timing diagram은 위와 같다.우리의 문제 ... inputs are varied. (Use the table in terms of clock, inputs, output)다음 테이블은 SR래치의 current input은 S,R ... 주operation when the initial condition is 2, 5, 7.- D Flip- Flop위의 그림은 에지 트리거 D 플립플랍이다. 첫 번째는 상승 에지

리포트 | 18페이지 | 4,000원 | 등록일 2009.12.23

다운로드 장바구니
[제어실습] LED 제어실습

, 74LS574등이 많이 사용되는데, 74373은 8비트 래치이고, 74374와 74574는 8비트 D-플립플롭이다. D-플립플롭은 입력 클럭의 에지(edge)에서만 출력이 변화 ... -플립프롭이 필요하고, 8개의 플립플롭이 내장된 칩을 “I/O Write Register"로서 사용한다. 일반적으로 ”write Register"로서는 74LS373, 74LS374 ... 가 ”H"상태 동안에는 입력이 바뀌면 출력도 따라서 바뀐다. 74LS574나 74LS374의 8비트 플립플롭은 OC가“L"이고, CLK가 ”L"에서 “H"로 변하는 순간에 8비트

리포트 | 11페이지 | 2,500원 | 등록일 2005.07.05

다운로드 장바구니
[논리회로] D 및 JK 플립플롭

1. 실험5장 D 및 JK 플립플롭2. 이론(1) D 래치- SR 래치에서 정의되지 않은 상태를 제거하기 위한 한 가지 방법은 확실하게 입력 S와 R가 동B 시에 1이 되지 않 ... {D 래치의 구조와 특성표(2) 플립플롭- 플립플롭은 정보의 한 비트만을 기억할 수 있고, 2진 기억장치 소자이다.- 플립플롭은 클록펄스에 대해서만 상태를 변화시킬 수 있다.- 플립 ... 플롭의 출력은 슬레이브 래치의 출력인데, 플립플롭의 출력은 CLK 가 1 에서 0이 되는 순간 단 한번만 변화 할 수 있다. CLK=↓인 순간 슬레이브 래치가 어떤 값으 로 변화

리포트 | 9페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
[디지털]디지털논리회로실험 11,13,14장 예비 레포트

은 서로 상반된 값을 갖는다. 또한 플립 플롭은 메모리 기능을 가지고 있어야 한다.메모리 소자인 플립 플롭은 2진수 1bit를 기억할 수 있는 소자로서 RS 플립 플롭, JK 플립플롭 ... Trigger)방식으로 나눌 수 있다.(1) RS 래치(Latch)RS Latch(비동기식 RS 플립 플롭)는 R(Reset)과 S(Set) 두 개의 입력과 서로 보수 관계인 두 개의 Q ... 를 설계 가능하도록 한다.2. 관련이론비동기식 카운터에서는 각 플립플롭의 출력은 다음 단의 플립플롭의 클럭 입력으로 연결되어 출력 전이가 다른 플립플롭을 트리거 시키는 원인으로 작용

리포트 | 18페이지 | 1,500원 | 등록일 2006.05.11

다운로드 장바구니
판매자 표지

[논리회로] 플립플롭, F/F, latch, flip flop,D F/F,T F/F, SR F/F, JK F/F

{1-{목 적- NAND 게이트를 이용한 SR 래치 설계- 래치 2개를 사용한 플립플롭 설계- 래치와 플립플롭의 동작특성 비교1 래치(latch)디지털 회로는 조합회로와 순차회로 ... 하는 바와 같이 다양하게 구성할 수 있다.래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, 그림 7-1과 같이 NOR 게이트를 사용하여 구성할 수도 있 ... 를 갖는 D 래치 회로2 플립플롭 개요플립플롭을 설명하기 전에 먼저 순차회로에서 많이 사용되는 클럭(clock)이라고 하는 신호와 몇 가지 용어들에 대해 알아보자. 클럭 신호는 일반

리포트 | 13페이지 | 1,500원 | 등록일 2004.03.16

다운로드 장바구니
[디지털실험]디지털실험

이나 래치는 가장 기본적인 기억소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티비트를 저장할 수 있는 플립플롭을 레지스터(register)라 한다. 레지스터 ... 실험12. 쉬프트 레지스터( 예비 보고서 )■ 목 적1. 쉬프트레지스터의 구조와 동작원리를 이해한다.2. 쉬프트레지스터를 이용한 커운터의 동작을 이해한다.■ 원 리플립플롭 ... 로도 사용할 수 있다.레지스터는 디지털 시스템에서 매우 중요한 논리 블럭이다. 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고 각 플립플롭의 출력은 다음 단 플립플롭에 접속

리포트 | 7페이지 | 1,000원 | 등록일 2006.01.08

다운로드 장바구니
[전기전자]IC의 기본소자와 각게이트의 실습노트

와 NOT 게이트가 결합된 것으로 두 개의 입력이 동시에 논리적 ‘0’을 유지하는 경우에만 출력이 ‘1’로 나타나는 논리회로이다.3-3. 디지털 소자 - 플립플롭(or 래치)0이나 1 ... 중 하나를 저장하는 소자, 플립플롭이 현재 저장하고 있는 값을 플립플롭의 상태라 한다. 클럭입력에 의해 결정되는 어떤 순간에만 저장된 값이 변화될 수 있으며, 그 새로운 값은 플립 ... 플롭의 현재 상태와 제어입력에 의해 결정된다.플립플롭은 정교한 방법으로 연결된 게이트의 모음으로 조립될 수 있다.3-4집적회로(IC)3-4-1. SSI IC : 소규모 집적 회로

리포트 | 5페이지 | 1,000원 | 등록일 2005.12.08

다운로드 장바구니
플립플랍 시뮬레이션 PSPICE 시뮬레이션

1. RS Flip-Flop-입력신호 S와 R은 0.2us간격으로 10, 00, 01, 00, 11을 인가하였습니다.출력은 입력신호 S:pin1와 R:pin1에 대한 출력 Q를 확인하는 것으로써 입력 S와 R이10이면 출력Q는 1상태, 입력이 00이면 출력은 불변, 입..

리포트 | 3페이지 | 1,000원 | 등록일 2008.02.25

다운로드 장바구니
주기억장치 1.

하고, 소비전력이 적으며 동작속도가 빠르고 내부 구조가 간단하여 제조가 용이 가장 일반적인 종류의 RAM이며 주로 주기억장치로 사용플립플롭(flip-flop)을 사용하여 데이터를 저장 ... 게 되면 DRAM은 그 정보를 래치(latch) DRAM은 일정 클럭 사이클 후에 응답한다. 그 동안 프로세서는 다른 일을 수행 일정 클럭 후에 프로세서는 첫 번째 데이터를 받

리포트 | 28페이지 | 3,000원 | 등록일 2010.09.21

다운로드 장바구니
논리회로 실험 결과

는 것을 확인할 수 있었다. 이것은 앞서 실험한 플립플롭 구조의 회로가 조합되어 램의 형태를 이루는 것으로 ME, WE에 의해 Read/Write/Do nothing 등이 결정 ... bit A에 1, bit B에 0을 넣으면 A bit 부분은 쓰기 동작을 위해 ON되고, B bit 부분은 래치동작을 하므로 쓰기 동작에 대해 OFF된다. 이때, W1=Low, W

리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니

이전10개 17 18 19 20 21 222324 25 26 다음10개

파워링크

신청하기