"래치와플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 Latch와 Flip Flop 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"래치와플립플롭" 검색결과 401-420 / 511건

판매자 표지

8.RAM[결과]

번째 실험에선 NAND gate(7400, 7403) 여러 개를 이용하여 2-bit RAM을 구성하였다. R-S 플립플롭을 사용하면 RAM을 만들 수 있는데, 플립플롭을 제어하기 ... 위한 여러 단의 입력을 사용함으로써 여러 상태에 따라 데이터를 기록하거나 읽어낼 수 있다. 이 실험의 회로에서 앞단이 R-S 플립플롭을 구성한 것이 된다. 7403 NAND ... -결과 보고서-1. 실험결과(1) 2-bit RAMgkl;'''ddf gkl;''☞ 위의 회로도를 살펴보면 앞 단은 7400 NAND gate를 이용하여 래치를 구성하였고, 뒷

리포트 | 5페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
Verilog HDL을 이용한 디지털 회로실험(인터비전) 결과보고서

기 때문에 그런 것 같다. 세 번째 실험인 D플립플롭 측정에서는 D입력에 0을 인가할때는 SR플립플롭이 리셋이 되어서 출력이 0.348v가 나왔고 D입력에 1을 가했을때는 SR=1 ... 이 되면서 플립플롭이 세트 기능을 수행함과 동시에 출력은 5에 근접한 4.788v가 나왔다. 그리고 실험(4)인 D플립플롭을 이용한 4비트 시프트 레지스터는 실험에서 제외 되 ... 이번 실험에서 SR래치 실험에선 사용금지의 항목을 제외한 나머지 논리값에 대한 전압을 측정해본 결과 S값이 1,R값이 0일 때 출력 Q는 5에 근접한 4.668v가 나왔고 S값

리포트 | 3페이지 | 4,000원 | 등록일 2008.12.25

다운로드 장바구니
플립플롭 보고서

실험목적1. SR 플립플롭의 운리 및 동작을 이해한다.2. 래치회로의 원리 및 동작을 이해한다.3. JK 및 D 플립플롭의 원리 및 동작을 이해한다.(1) JK 플립플롭JK 플립 ... 플롭 : RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된 상태를 유지할 수 있도록 한 것이다.진리표는 표 4-3과 같고, 이 표 ... 를 사용하여 S와 R에 대한 카르노 도를 작성하면 그림 4-18과 같다. RS 플립플롭을 사용하여 그림 4-19와 같이 JK 플립플롭을 만들 수 있다. JK 플립플롭 회로는 RS

리포트 | 6페이지 | 1,000원 | 등록일 2008.12.21

다운로드 장바구니
워드프로세서 3과목 컴퓨터와 정보 활용

기억장소이다.? 레지스터는 플립플롭이나 래치들을 직렬 연결하여 구성하며, 레지스터의 수는 CPU의 성능을 결정하는 요인 중 하나이다.? 레지스터는 메모리 중에서 가장 속도가 빠르

시험자료 | 11페이지 | 1,500원 | 등록일 2016.01.18

다운로드 장바구니
전산학개론 RAM에 대해( 메모리카드)

캐패시터가 아닌 플립플롭 (FLIP-FLOP) 을 이용하므로 재충전 과정이 필요 없으므로 DRAM 에 비해 빠른 속도를 가진다 . 그러나 , DRAM 과 비교할 때 동일하게 주어진 ... 화시키면서 속도를 높인 것으로 DRAM 과 달리 캐패시터 (Capacitor) 회로를 사용하지 않고 래치 (Latch) 회로를 사용하기 때문에 리프래시 회로가 필요 없고 가격이 비싸

리포트 | 10페이지 | 1,500원 | 등록일 2012.02.02

다운로드 장바구니
디지털시계제작 프로젝트

고, 레벨 트리거링을 하거나 클록을 아예 사용하지 않으면 래치라고 한다. 그러나, 앞서 말한 것처럼 총괄해서 플립플롭으로 부르기도 한다.7. 주종형 플립플롭레벨 트리거링을 행하는 플립플롭 ... 에서의 문제를 해결하기 위하여 많이 사용하는 방법 중에 주종형 플립플롭이 있다. 그림 6-18은 R-S 래치를 기반으로 하여 구현된 J-K 주종형 플립플롭을 그린 것이다.그림 6 ... 치가 변화하지 못하기 때문에 종래치도 그 값을 유지할 수밖에 없다. 이 사항을 타이밍 도표로 설명한 것이 그림 6-19이다.주종형 플립플롭은 2개의 래치로써 비교적 간단히 레벨 트리거링

리포트 | 15페이지 | 5,000원 | 등록일 2008.09.19

다운로드 장바구니
논리회로실험 플립플랍 예비보고서

되는 논리 회로1.1 래치(latch)와 플립플롭(flip-flop)■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않 ... 는 한 본래의 상태를 유지할 수있는 상태■ ?래치나 플립플롭은 정상 출력 ?와 부정 출력를 가지고 있다.■ ?두 가지 안정 상태라고 하는 것은 ?Q = 1, ?= 0 인 상태 ... (level trigger)에 의해서 동작 따라서 래치는 1-상태인 동안입력의 변화를 출력에 반영■ ?플립플롭 - 에지 트리거(edge trigger)에 의해서 동작 따라서 플립

리포트 | 8페이지 | 1,500원 | 등록일 2008.01.14

다운로드 장바구니
74hc05를 이용한 SR-FF 제작

-R 래치와 S-R 플립플롭의 차이점? 래치 - 레벨 트리거(level trigger)에 의해서 동작. 따라서 래치는 1-상태인 동안 입력의 변화를 출력에 반영? 플립플롭 - 에지 ... 한다.2. RS 래치와 RS 플립플롭RS 플립플롭은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 반대이다. 입력은 출력을 set시키는 기능과 reset시키는 기능 ... 을 갖는 2개의 단자로 구성된다. RS 플립플롭은 RS 래치 회로로 구성하는데, RS 래치에서는 입력단자로 출력을 set, reset,시키는 기능의 set, reset 단자

리포트 | 15페이지 | 2,000원 | 등록일 2007.12.06

다운로드 장바구니
[전기전자기초실험]7장 - 기본 논리 게이트 [예비&결과]

플립플롭 D - 데이터 래치 SENSE - 전류 감지 VCO - 전압조정 주파수 발생기 FA - 전 가산기( Full adder ) ALU - 논리연산 유닛 Counter

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.08

다운로드 장바구니
세븐세그먼트를이용한 디지털락

플립플롭 진리표회로도(3)-잘못된 번호 입력동작- 기본 논리소자의 입력조합을 통한 출력. Ex) 1,3,5,7 입력 시-Reset 버튼 사용 시- 스위치를 누를 때 새로운 입력전압 ... 을 통해 출력이 달라짐.-래치의 진리표P-spice 결과(1)P-spice 결과(2)실험과정(1)결과 동영상문제점(수정) 및 보완-협소한 공간(기판)으로 인한 문제- 소자의 재배치

리포트 | 17페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
컴퓨터구조 1장 주관식 연습문제

를 일시적으로 유지 또는 기억시켜 두는 장치나 회로를 말하며 래치라고도 한다.☞ 종류 : RS플립플롭, JK플립플롭, T플립플롭, D플립플롭, 주종플립플롭3. RS플립플롭의 상태표 ... 주관식 문제1. 순서 논리회로의 특성을 간단히 설명하시오.☞ 피드백을 가진 조합 회로로 구성된다.☞ 자체 내에 플립플롭과 같은 기억 회로를 가진다.☞ 클록 펄스에 의해 동기 ... 화 된다.☞ 입력 값과 현재 기억 상태에 의해 출력이 결정된다.2. 플립플롭 회로의 정의와 종류를 간단히 설명하시오.☞ 정의 : 1비트를 저장할 수 있는 기억 소자로서 신호의 상태

리포트 | 5페이지 | 1,500원 | 등록일 2008.10.30

다운로드 장바구니
논리회로 기초이론

상*************1※ S-R래치는 둘다 1일 때(S'-R'래치의 경우 둘 다 0인 경우) 상태가 정의 되지 않는 단점을 보완한 것이 D플립플롭이다.* 제어신호의 순간적인 ... 트리거 : 전압이 ‘1’에서 ‘0’으로 내려갈 때 상태 전이가 일어난다.※ D플립플롭은 입력 데이터 그대로 Q로 출력이 된다. 만약 D가 0이면 Q가 영이 되어 RESET상태 ... 를 나타내고 D가 1이면 Q가 1이 되어 SET상태를 나타낸다.※ 여러 플립플롭 중에 게이트 수가 가장 작아 경제적이고 효율적이다. 다른 플립플롭은 이D플립플롭과 외부 논리를 이용

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
Ch10. 플립 플롭

-Slave JK 플립 플롭의 구성과 동작 특성을 익힌다.2. 이론(1) RS-플립플롭- 래치는 어떤 입력 레벨에 의해서 제어되는데 플립플롭은 클록입력이라고 부르는 트리거 신호 ... ), R(Reset) 및(clock pulse)의 3가지 입력을 갖게 된다.의 Gate 입력이 로직 1인 한 RS 래치의 동작과 같으나 플립플롭에서는 싱글 펄스, 즉 클록 입력이 ... 라고 불리는 트리거 신호의 천이에 의해서 제어된다. 이러한 점을 고려해 볼 때 래치와 플립플롭은 게이트 입력의 트리거 방식은 다르지만 진리표는 같아진다.(2) D-플립 플롭- D형 플립

리포트 | 8페이지 | 2,000원 | 등록일 2008.01.08

다운로드 장바구니
[디지털] 플립플롭(flip-flop) 종류

로 또는 1에서 0으로 바뀌는 순간에 입력에 따라 다음 상태로 바뀌는 것이다.기본적인 기억소자는 크게 두 집단, 곧 래치와 플립플롭으로 나눌수 있다. 래치는 입력이 바뀌면 출력 ... 도 바뀌는데 반하여 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀐다.RS 래치의 특성 방정식Q^+ = S + {BAR R} Q위에서 Q+는 다음 순간의 출력 Q를 의미 ... 한다.Level-sensitive RS 래치 : 기본 RS 래치에다 외부 신호인 클록 신호를 추가하여 그 외부신호로 다음 상태로 출력이 바뀌는 시간을 제어하고 있다.JK 플립플롭 : RS

리포트 | 6페이지 | 1,000원 | 등록일 2002.04.08

다운로드 장바구니
ENCODER, LANCH & FLIP-FLOP

하는 방법은 동일함으로 앞으로 플립플롭을 설명할 때는 편의상 주로 상승 모서리 트리거 방식 플립플롭을 기준으로 설명한다.일반적으로 플립플롭은 래치에서와 마찬가지로 출력 Q의 값 ... 되어 출력 Q=1이 된다. SR 플립플롭에서는 S와 R이 동시에 1이 되도록 입력을 주어서는 안되며, 그 이유는 SR 래치에서 설명한 바와 같다.☞ 래치와 플립플롭 차이그림2-3 ... 의 enable 제어신호를 갖는 SR 래치와 그림 3-1-1의 SR 플립플롭의 동작을 비교해보면 알 수 있듯이 래치는 enable 제어신호가 1인 동안에 SR 입력이 변화하면 이

리포트 | 21페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

다운로드 장바구니
디지털공학실험 15장 D 래치 및 D 플립-플롭(예비)

15D 래치 및 D 플립-플롭■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증● NAND ... 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험● D 플롭-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조합■ 사용 부품7486 quad XOR 게이트7400 ... quad NAND 게이트7404 hex 인버터7474 dual D 플립-플롭적색 LED녹색 LED저항 : 330Ω 2개, 1.0KΩ 2개■ 관련이론이제까지 본 바와 같이 조합 논리

리포트 | 11페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털논리회로실험 - 제 10장 플립플롭

블록도S QR Q'S QR Q'-1-2.2 RS 래치(Latch)RS Latch(비동기식 RS 플립플롭)는 R(Reset)과 S(Set) 두 개의 입력과 서로 보수 관계인 두 개 ... 디지털회로실험예비 보고서(제 10장 플립플롭)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 10장 플립플롭1. 실험 목적 및 기본 개념기억소자로서의 플립플롭 ... 의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 플립플롭의 이론순차 논리

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
논리회로실험- 램(RAM) 예비보고서

되었다. WE이 유효할 때, 데이터 입력은 선택되어진 메모리 위치에 기록되어진다. 정적RAM에서 메모리 위치는 에지 트리거되는 D 플립플롭이라기 보다는 D 래치와 같이 작동한다. 이것 ... RAM)- 셀의 구조를 플립플롭을 이용하여 회로를 구성한 것으로 소자의 집적도는 떨어지는 편이지만 리프레시 동작이 필요하지 않아서 디지털 시스템의 하드웨어 구현이 용이하다. 정적 ... RAM은 플립플롭 방식의 메모리 셀로 구성된 것으로 데이터를 기억시키기 위해서는 전원을 계속 공급해야 한다. 그래서 소비전력이 크고, 동작속도가 느리지만, 복잡한 리프레시나 클럭

리포트 | 7페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
실험 제목 : 플립 플롭과 이진 카운터

실험 7. 결과 보고서◎실험 제목 : 플립 플롭과 이진 카운터1. 에지 트리거형 D 플립플롭을 그림 7-7과 같이 구성하고 진리값을 표 7-4에 기록하시오.표 7-4DCLKQQ ... ´0↑011↑102. 에지 트리거형 JK플립플롭을 그림 7-8과 같이 구성하고 진리값을 표 7-5에 기록하시오.표 7-5JKCLKQQ´00↓1001↓0110↓1011↓013. 그림 ... 고찰이번엔 플립 플롭의 세 종류인 D, JK, RS과 플립플롭으로 구성한 비동기 및 동기식 카운터에 관한 실험 이었다.첫 번째, D 플립 플롭에 대한 실험이다. 기본 기능이 데이터

리포트 | 6페이지 | 1,000원 | 등록일 2008.01.03

다운로드 장바구니
논리회로 정리 레포트

라 일정시간 지난 후에 출력신호의 일부가 입력으로 귀환되어 출력신호에 영향을 주는 회로이다.예 ) 플립플롭, 카운터, 레지스터 등2. 래치(latch)와 플립플롭(flip-flop ... )■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태■ 래치 - 레벨 ... 이 가질 수 있는 어떤 값에 대해 네 개의 AND 게이트 중에 세 개의 AND 게이트 출력은 항상 0 이 됨.4.5 플립플롭1. 순서논리회로순서논리회로는 현재의 입력신호 뿐만아니

리포트 | 11페이지 | 1,000원 | 등록일 2008.06.24

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기