"아주대 논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

74HC90 DAC 논리회로실험 논리회로실험 cmos Encoder Decoder 결과 4비트 dac 아주대 논회실 basic gates 아주대 논리회로 DAC hex inverter

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대 논리회로" 검색결과 401-420 / 484건

실험10. D/A & A/D converter(DAC & ADC) 예비

10. D/A & A/D converter (DAC & ADC)1. 실험목적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.2. 실험 이론 ... (1)D/A ConverterD/A Converter는 위 구조도와 같이 Discrete한 디지털 신호를 Continous한 아날로그 신호로 바꾸는 회로이다.인풋 레지스터에서 0.1 ... 회로를 구성하라.2)계단 파형이 나오는지 관찰하라계단수도 10계단이며 방금 전에 비해 훨씬 고른 분포를 보여주고 있다.카운터가 0000에서 1001까지 세는 동안 한 계단씩 추가

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험9. RAM 결과

에 연결하고 WE를 접지시킨다.d. 출력단 DO4-DO1에서 입력 데이터를 읽는다.e. ME와 WE를 +5V에 연결시킨다.이와 같은 실험과정에서 +2.5V보다 높으면 논리 “1 ... ”이고 +0.5V보다 낮으면 논리 “0”이라고 가정하였다. 측정된 데이터(0과 1)를 기록한다.5) 동작, DRO/NDRO에 대한 검사, Volatilitya. 5V를 16번 핀 ... 한 location에 저장한 데이터를 읽을 수 있다.실험에 대한 고찰이번 실험은 RAM에 대해서 알고 구성해보며 구성한 회로를 통해 동작을 확인하는 것이었다.첫 번째 실험에서는 2-bit RAM

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험 3. 가산기 & 감산기 결과

하라.A = 0, B = 1 인 모습.< Truth Table >입력출력ABB (빌림수)D0000011110011100○ 시뮬레이션 결과와 비교반감산기의 논리회로도○ Comment ... 출력ABCS0*************10○ 시뮬레이션 결과와 비교○ Comment이번 실험은 반가산기 구성 실험으로 위의 진리표에서 알 수 있듯이 실험에서 구성한 회로가 이론 ... 0000000111010110111010001101001100011111○ 시뮬레이션 결과와 비교○ Comment: 이번 실험은 반감산기 2개를 이용하여 전감산기를 구성하고 동작을 확인해 보는 실험이었다. 회로를 분석해 보면 입력 A

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험10. D/A & A/D converter(DAC & ADC) 결과

되고 있는 것을 볼 수 있다.: 이번 실험은 D/A Converter 실험으로 디지털의 1과 0의 값을 아날로그신호로 바꿔주는 회로를 구성하여 동작을 확인해 보고 어떠한 원리로써 이러 ... 한 기능이 가능한지를 확인해 보는 실험이었다. 위의 회로에서 보듯이 우리는 7490, 7404, 7405, 741(OP-AMP) 소자를 사용하여 회로를 구성해 보았다. 회로의 원리 ... 는 그래프의 형태를 출력함을 확인할 수 있다. 이처럼 7490의 각 출력 값 QA, QB, QC, QD 들이 이 회로에서 어떤 역할을 하고 있는지 확실히 알 수 있는 실험이었다.실험

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
예비 가산기 & 감산기

앞의 자리에서 빌려온 1을 고려하여 두 bit 사이의 뺄셈을 수행하는 조합논리회로이다. 따라서 빌림수 입력을 취급하기 위해 입력변수 A, B에 추가로 빌림수(B _{i})의 입력 ... 하여 임의의 비트 수를 더하는 논리회로를 만들 수 있다. 각각의 전가산기가 자리올림수 입력 Cin으로 직전의 자리올림수 출력 Cout을 받는 형식으로, 자리올림수가 물결(ripple)치 ... 가 커질수록 연산이 느려지는 단점이 있다.2) 자리올림수 예측 가산기: 덧셈은 정보처리의 기본이기 때문에 고속 정보처리를 위해서 우선 가산기 동작의 고속화가 요구된다. 논리회로

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
결과 가산기 & 감산기

실험1) 반가산기Setting: 전압공급기로 공급전압V _{CC} =5V 공급Breadboard상의 오른쪽 노드를V _{CC}(입력=1), 왼쪽을 GND(입력=0)로 설정다이오드 2개를 사용하여 합(S)과 올림수(C)를 표현BVccGNDSCMeasurementA? 입력..

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
실험 9. Counter(결과)

. 2-bit RAM① 회로를 구성한다.② 한 번에 하나의 bit(A or B)에 하나의 데이터(1 or 0)만 써야 한다.③ Write 과정을 한 이후에는 접지, Read는 선택 ... 를 만들 수가 있다. 이런 의미에서 NAND gate나 NOR gate는 논리 게이트의 가장 기본이 되는 소자라고 볼 수가 있다. 우리는 실험 표에 나타난 마지막 줄을 먼저 해보

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험 9. Counter(예비)

, 7489, LED(4), 저항 330Ω(2), 10kΩ(2)4. 실험 방법● 실험 1. 2-bit RAM① 회로를 구성한다.(OE 0, 1: Read select, In 0,1

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험3 예비보고서

.(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리표] [B의 카노맵] [D의 카노맵]입력출력xyBD000(0)0(0)011(1 ... 을 보면 알 수 있듯이 이 과정을 통하여 쉽게을 구하고 확인하였다.(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험 8. Counter(예비)

, 74HC90, 74HC47, 7 Segment4. 실험 절차● 2단 2진 Counter - 비동기식 Counter (첫 번째 실험)① 회로를 구성한다.? J-K Flip-Flop ... )① 회로를 구성한다.? J-K Flip-Flop을 통한 3진 값을 AND 게이트를 이용하여 확인③ 3개의 출력이 존재하므로 3개의 AND 게이트 사용● 7-Segment 표시기를 갖 ... 는 BCD Counter (세 번째 실험)① 회로를 구성한다.? 7490을 이용한 BCD Counter를 통해 0~9까지의 값을 얻음? 스위치를 이용해 2, 3번 핀이 GND에 연결

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험5 결과보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2010. 10. 29과목명: 논리회로실험교수명: 선우명훈 교수님분 반 ... 실험을 위해 예비보고서를 작성하며 논리회로의 이론적인 부분을 많이 공부를 하였던 것 같다. 이 전까지의 실험은 모두 조합회로에 관련된 내용이여서 조금씩 이어지는 내용이었지만 이번 ... : NAND Gate를 이용한 R-S Latch 회로 구성InputOutputSRQQ'00last Qlast Q_bar011010011101입 력출 력SRQQ'0V0V4.97V4.97V0V

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
multiplexer & demultiplexer 예비보고서

7411과 NOT 7404이고 선택입력 S0와 S1의 2자리의 2진 코드가 가리키는 번호의 출력에 D의 논리값이 출력되는 회로이다. 만약, D='0'이면 출력단의 4개의 AND gate ... 이 나오게 될 것이다.(3),(4)앞의 조합논리회로로 구현한 1X4 DEMUX를 하나의 IC로 구현한 74139를 이용해 1X4 DEMUX의 동작을 확인하였기 때문에 아래의 결과표 ... 도 마찬가지로 디멀티플렉싱기능을 할 것이다. 74139의 출력이 Active Low 이므로 앞서 조합논리회로로 구성한 1X4 DEMUX의 결과와 정반대의 논리 값을 출력할 것이다.5. 예상결선도

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2012.03.08

다운로드 장바구니
결과 Latch & Flip-Flop

실험1은 실제 실험에서 제외하였음실험2. D latch with enable(Gate 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가D1. D latch 회로 ... 가 오차 없이 일치한다.실험3. D Flip-Flop(IC 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가D1. D Flip-Flop 회로를 구성하였다(빨간색 영역 ... 는 구조의 회로이다. D에 Low를 입력한 뒤 Clk을 인가했을 때 출력에서 0(reset), High를 입력하고 Clk를 인가 했을 때 1(set)이 나오는 것을 확인하였다. 하지

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
예비 Latch & Flip-Flop

1. 실험목적: 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험 관련 이론Latch(R-S, D, J-K Latch with Enable): 논리회로 ... -flop: 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. 즉, 최초 ... 에서 1bit를 저장하는 회로로써 활용한다. 이를 Latch라고 부르며, S-R, JK, D, T 등의 종류가 있다. 그 동작특성과 역할이 다르지만 가장 기본적인 것이 R-S

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2013.12.28

다운로드 장바구니
실험6결과.Shift.Register&Counter

1. 실험 결과Shift RegisterParallel In/Serial Out회로 SEQ 회로 \* ARABIC 1. 6-bit Shift-right Register그림 SEQ ... 을 이용한 Shift-right Register의 회로를 실제로 만들어보고 결과를 확인해보는 실험이었다. 먼저 첫번째 F/F과 두번째 F/F을 Preset 시키면 1의 값을 가지 ... 를 비롯한 연산에 유용하게 사용되고 있다. 연속적으로 들어오는 신호의 전체적인 연산을 하려고 할 때는 Serial로 입력을 받아서 병렬 처리가 가능하기 때문이다.집적회로 Shift

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
실험6예비[1].Shift.Register&Counter

1. 목 적Shift Register와 Counter 회로의 동작 원리와 특성을 이해한다.2진 시스템의 숫자 표시 방식을 이해하고 2진 카운터에 대해 알아본다.비동기식 카운터 ... SEQ 그림 \* ARABIC 2. 4bit 링 카운터카운터카운터란?F/F을 이용하여 숫자를 세기 위한 회로로 Toggle 원리를 이용해서 자릿수를 증가하며 숫자를 센다. 디지털 ... 회로이기 때문에 ‘0’과 ‘1’로 2진 출력이 나타나지만 Encoder와 연결하여 출력을 변환해서 사용할 수도 있다.비동기식(Asynchronous) 카운터LSB에 해당하는 뒷 단의

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
실험 1. Basic Gates(결과)

실험 1. Basic Gates1. 실험 의의이론으로 알고 있던 논리 값의 표현이나 부울 대수, 그리고 드모르간 법칙에 관한 내용을 실험을 통해 적용하는 것을 목표로 한다.2 ... 이 들어왔다. 처음에는 실험이 잘 이루어지지 않았는데 IC회로가 정상적인지 아닌지 확인을 하지 않은 상태에서 실험에 임해서 결과가 나타나지 않았다. 그래서 IC회로를 검사 해보니 no ... 처럼 그냥 빨리 하려고 하는 마음에 회로를 설계하고 전압 스위치를 켜봤더니 예상한 것과 다르게 나왔다. 그래서 윌가 연결을 제대로 했는지 확인하려고 체크하다가 결국 다시 만들

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험5 예비보고서

로(Combination circuit)에 대하여 공부하였다. 이번 실험에서는 플립플롭과 게이트를 서로 연결한 순차회로(Sequential circuit)에 대해 필요한 기본적인 소자 ... (preset과 clear 기능을 가지는 Flip-Flop)에 대하여 조금 첨부하였다.⑴ Sequential Circuit디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회 ... 로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 상태 값(과거의 입력에 의해 결정됨)에 따라

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
결과 CMOS회로의 전기적 특성

인데 첫 번째 했던 실험과 회로도가 같아서 소자만 74HC14로 바꾸어주고 같은 방법으로 측정을 하였다. 하지만 오실로스코프의 화면에 plot되는 모양은 조금 다르게 나왔다.V

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
예비 CMOS회로의 전기적 특성

1. 실험목적- CMOS 회로의 전기적 특성 이해2. 실험이론Logic level: 논리 조건(긍정 또는 부정)을 수치로 표시한 것으로 논리 대수에서는 긍정을 1, 부정을 0 ... 으로 한다. 전기 분야에서는 긍정을 일정값 V로, 부정을 0으로 하기도 하고 긍정을 V, 부정을 －V로 하기도 있다.Noise margin: 논리 회로의 동작을 방해하지 않는 외부 ... 을 Hysteresis라고 한다.Propagate delay: 논리 신호가 논리 회로 속을 전파할 때 생기는 지연 시간. 논리 신호의 시간에는, 상승 지연 시간t _{PHL

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기