"Digital Logic Circuit Simulator"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

d플립플롭cadenc 기초 전자 실험 FPGA 전전설3 12주차 전전설2 Lab03 디지털논리회로 전전설3 RC pspice 모듈형 10진 카운터 100진

판매자 표지는 다운로드시 포함되지 않습니다.

"Digital Logic Circuit Simulator" 검색결과 381-400 / 589건

결과보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

- Understand the operation of flip-flop.- Implement simple digital logic circuits.2. Problem Statement1 ... combinational logic circuits- Understand how to simplify the Boolean function using Karnaugh map ... Exp 1. Combinational Logic Design, Flip-Flop, and Counter1. Objectives- Understand the operation of

리포트 | 11페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
전기전자기초실험 Combination Logic Circuit Design 예비보고서

Topic : Combination Logic Circuit Design- Theory『 Multiplexer and Demultiplexer 』In electronics, a ... of a multiple-input, multiple-output logic circuit that converts coded inputs into coded outputs ... digital input signals and forwards the selected input into a single line. A multiplexer of 2n inputs has

리포트 | 13페이지 | 1,000원 | 등록일 2009.09.08

다운로드 장바구니
[전자회로] cascode 회로를 이용한 증폭기 (설계)

반도체 전계효과 트랜지스터 (metal-oxide-semiconductor field-effect transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계효과 ... region :※Circuit Symbols and Conventions (n-channel MOS)ⅱ)Multistage Amplifier : Cascode circuit: Common ... 였습니다.아래에는 MOSFET PSpice Parameters 에 대한 설명들을 참조하였습니다.4.세부사항(PSpice Simulation)ⅰ)회로구성Bias전압은 +10V, -10를 인가

리포트 | 8페이지 | 1,000원 | 등록일 2010.11.25

다운로드 장바구니
HILSSAT을 이용한 인공위성 지상 자세제어

데이터를 디지털 데이터로 변환하는 ADC블록, 각각의 Gain이나 클럭 등을 조절하거나 외부 인터페이스를 하기 위한 Control Logic으로 구성된다. 이렇게 구성된 3축 가속 ... 을 이용한 실험을 통하여 새로운 자세제어 로직을 개발·검증해 왔다. 또한, 이를 위해 해석적 시뮬레이션 (HILS : Hardware In Loop Simulation)에 관한 연구 ... 도 활발히 진행되고 있다.본 실험에서는 이러한 실물 하드웨어 시뮬레이션의 한 종류로 HILSSAT(Hardware In Loop Simulation Single Axis Testbed

리포트 | 9페이지 | 2,500원 | 등록일 2013.03.27

다운로드 장바구니
다이오드를 이용한 반파정류 실험

(Diode Logic Gate) 다이오드를 이용한 OR게이트다이오드와 저항을 이용하여 디지탈 논리 함수를 구현할 수 있다. 그림 13-1(a)는 OR 게이트를 나타낸다. "0"은 0V ... V보다 낮은 4.3V정도밖에 되지 않는다. 이 값은 +5V에 가까우므로 논리 1로서 정확하게 표시될 수 있다. 그러나 복잡한 디지탈 시스템에서 처럼, 이런 게이트들 몇 개가 직렬 ... 가 된다.(b)이번의 회로는 다이오드의 방향이 역방향이므로 오픈 서킷이 된다. 그러므로 이론치는 5V로 예상된다. 측정치는 약 4.94V이었다. 약간의 오차가 발생했지만 파워

리포트 | 7페이지 | 1,000원 | 등록일 2012.06.10

다운로드 장바구니
예비보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

- Understand the operation of flip-flop.- Implement simple digital logic circuits.2. Problem Statement1 ... combinational logic circuits- Understand how to simplify the Boolean function using Karnaugh map ... Exp 1. Combinational Logic Design,Flip-Flop, and Counter1. Objectives- Understand the operation of

리포트 | 10페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
[Lab#1]Logic Unit 사용법 LED 555IC 실습

Digital Engineering and Lab/ 디지털공학 및 설계_2011_기계공학과Dept. of Mechanical Engineering.('11.3.17(목))(오전 ... , 오후)반, 성명: 신호영 학번: 200810211 제출마감: '11.4.1 (금)20:00[Lab.1]ED-1000BS Logic Lab Unit 사용법, LED구동, 555 ... timer IC의 Astable MV회로 실습[1]학습목표a)ED-1000BS Logic Lab Unit 사용법을 익힌다.b)555 timer IC를 사용하여 Astable MV 펄스

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.18

다운로드 장바구니
제휴를 통한 사업확장- Mips 사례

et computing(CISC: 복합병렬시스템)에 비해 회로(circuitry)가 덜 들어가기 때문에 설계와 최초 시험단계가 단축되고 제조비용도 절감되는 장점을 지녔다. 당시 ... 과 라이센싱을 체결하는 한편, 디지털 이퀴프먼드사, 실리콘 그래픽스, 불, 닉스도르프, 올리베티 및 여타 기업들에게 이 칩의 사용을 권장하였으며, 다수의 소프트웨어 기업, 시스템 통합 ... 하였다. 1987년에 세개의 작은 기업(LSI logic, IDT, Performance Semiconductor)과의 라이센싱 체결에 성공하였다. 일본 Kubota 사와는 지분참여 대가

리포트 | 9페이지 | 2,000원 | 등록일 2012.10.14

다운로드 장바구니
4bit Timing Signal Generator

었다. Load와 Counter 를 제어할수 있게 하는 회로를 Logic Converter를 이용하여 설계하였다.4. 참고문헌1. 가장 쉬운 Digital 전자회로 Circuit 실험2 ... Digital Logic CircuitReport : 4bit Timing Signal Generator박선우 교수님제출일자 : 2009. 11. 17(水)2005890010 ... . Electronic Devices & Circuit Theory3. 전기전자 기초실험 (김상진, 최대섭 외)4. 디지털 시스템 제 9판 Ronald J. Tocci, Neal S

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.03

다운로드 장바구니
flip-flop and counter design(예비)

table circuit. Latch is the most commonly utilized circuit in many digital circuit processes, which ... and the next value is decided by each logic circuit. In experiment, synchronous method is used ... , 1 and 0, for the output. In a TTL circuit, 1 represents +5V, while 0 is assigned to 0V. Latch

리포트 | 16페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
예비레포트 - 저항과 캐패시터 값 읽기와 DVM 및 LCR 미터 사용법

이 중요하다.DVM(Digital Volt Meter)① DVM의 소개 및 사용할 때의 주의사항DVM은 기존의 눈금과 바늘을 이용하던 Analog Volt Meter를 디지털 ... Ⅰ. 실험 목적* Resistor 및 capacitor의 값을 읽는 법을 알아본다.* DVM(Digital Volt Meter)과 LCR미터의 사용법을 알고, 이 측정장비를 이용 ... the test frequencySet the voltage levelOpen circuit compensationShort circuit compensation각 component

리포트 | 9페이지 | 1,000원 | 등록일 2009.08.19

다운로드 장바구니
디지털 시스템 설계

dd11dK3 = X0X1 + X0X1▲ 회로 & 시뮬레이션◈ Circuit◈ Simulation- X1X0 = 01 일 때 (up-counter) - X1X0 = 10 일 때 ... ombinational logics.▲ Truth TableINPUTOUTPUTJKQQ(Δ)T0000000110010000110110011101101101111101KQJ000111100001011011T = KQ + JQ + JK◈ Circuit ... 1. Design a synchronous sequential circuit that works as a 4-bit up-counter when inputs x1 x0 are 0

리포트 | 7페이지 | 1,000원 | 등록일 2009.11.14

다운로드 장바구니
전기전자기초실험 Design Project1 (Digital clock design) 예비보고서

reduced.- Reference♣ Electric Circuit Experiment : Logic Circuit♣ Contemporary Logic Design 2nd ... Edition (Randy H. Katz)♣ Fundamentals of Digital Logic - Vranesic and Brown♣ http://en.wikipedia.org♣ httP ... Topic : Design Project Ⅰ(Digital clock design)- Design Condition① Express it in units of AM/PM

리포트 | 8페이지 | 1,500원 | 등록일 2009.09.08

다운로드 장바구니
A+ 기계공학 실험레포트

적으로 사용되는 요소로서 2진 정보만 다루는 회로- 게이트의 기능은 진리표로 설명? 조합 논리회로(combinational logic circuit)- 현재 입력값에 의해 출력값 결정 ... TTL-Logic 기초 실험? 위 실험데이터를 정리해서 제출 (#첨부:실험데이터 자료2부)? 실험정리(기본논리회로)? 실험정리(조합논리회로)- A와 B에 신호를 넣 ... Boole)이 기본적인 원리를 주창? 디지탈 컴퓨터에서 필요로 하는 기본적인 함수? 논리 대수라고도 함.? 2 진 변수와 논리 동작을 취급하는 함수? 변수는 "0"과 "1"의 두 값 중

리포트 | 10페이지 | 1,500원 | 등록일 2010.06.20

다운로드 장바구니
[디지털논리회로]Digital clock design

ounter and mod-60 counter② Draw the logic diagram by Quartus-II③ Simulate the designed circuit- VHDL ... 결과 검증 및 비교4. 결론1. 서론- 설계 목적① binary counter의 역할을 이해한다.② synchrnous type digital circuit의 설계과정을 이해 ... 설계 포트폴리오학부(과)명전파공학과프로그램 명전파공학 프로그램성 명권명진학 번20001165교과목 명디지털 논리회로년도 / 학기2005/2교과목 코드51956담 당 교 수김기만

리포트 | 10페이지 | 1,500원 | 등록일 2006.06.21

다운로드 장바구니
42장 디지털집적회로 : AND게이트 , OR게이트

(Boolean algebra)가 사용된다. 불대수의 함수를 논리함수(logic function) 라고 부르고, 논리함수를 실현하는 전자적 스위칭회로를 논리회로(logic circuits ... 42장. 디지털 집적회로 : AND, OR게이트실험 목적0. AND, OR 게이트의 특징과 기호를 이해한다.1. 구성된 AND 게이트와 OR게이트를 실험을 통해 진리표를 작성 ... 한다.2. 혼합된 AND/OR 게이트의 실험을 통한 진리표를 작성한다.[실험 장비 및 재료]? 전원 공급 : +5V? 장비 : 디지털멀티미터? IC : 7408, 7432 각 1개

리포트 | 5페이지 | 1,000원 | 등록일 2009.11.15

다운로드 장바구니
실험4예비[1].MUX&DEMUX

1. 목 적MUX와 DEMUX의 동작 특성을 이해하고 실험을 통해 확인한다.디지털 시스템의 기본인 가산기와 감산기의 구조 및 동작 원리를 실험을 통해 이해한다.2. 이 론 ... 있다. 따라서 출력이 반대로 나온 다는 것을 참고해서 실험을 수행해야 할 것이다.3. 실 험 - Simulation멀티플렉서Enable 입력을 갖는 4x1 멀티플렉서를 74HC ... 그림 \* ARABIC 5. 74HC138 Logic Symbol그림 SEQ 그림 \* ARABIC 6. 74HC138 Logic Diagram- 74HC138은 IC

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
digital clock design(결과)

실험 결과 보고서1. Experiment Result- Verilog Codemodule digital_clock(Clk, AP, Reset, H, M, S, H0, H1, M0 ... output has the limit of representation, we set the digit of output, respectively. Among the inputs, c ... digit. So, when H is high, we design that the H0 is incremented by 1. And then, counter is set to 0

리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
10진 카운터를 이용한 100진 카운터 결과보고서

) 회로가 이에 속한다. 쌍안정에 속하는 슈미트 트리거 회로(Schmidt trigger circuit)는 트리거용 입력 전압을 히스테리시스 특성에 따라 검출하여 이에 상응하는 디지털 ... ---- 6page9. Simulation -------------------------- 7page10. 결과 분석 ----------------------- 7 -8page11 ... . Simulation10. 결과 분석- Reset회로 -Reset회로는 카운터의 초기값을 0으로 하기 위한 회로로 스위치를 넣는 순간 콘덴서는 단락되므로 그 단자 전압은 0V가된다. 콘덴서

리포트 | 10페이지 | 3,000원 | 등록일 2013.07.01

다운로드 장바구니
Traffic Light Controller

시킨다.▶ HBE-ComboⅡ보드에서 동작상태를 확인하여Simulation 결과와 동작상태를 비교 분석한다.▶ VHDL과 COMBO를 통하여 디지털 논리 회로 설계에 대해 공부한다.1.2 ... 를 분석?이해, 수정하는 과정을 통해VHDL 언어를 이해한다.▶ Quartus II 사용을 통해 설계 능력과 Test Bench를 사용을 통해Simulation 능력을 향상 ... 의 주 기능:iMclk를 in std_logic 형태의 입력으로 핀 정보에서 N1을 입력시켜 combo의 클럭포트를 통해 입력을 조정할 수 있게 했다.iMrst는 Master

리포트 | 16페이지 | 5,000원 | 등록일 2012.03.11

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기