"Digital Logic Circuit Simulator"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

d플립플롭cadenc 기초 전자 실험 FPGA 전전설3 12주차 전전설2 Lab03 디지털논리회로 전전설3 RC pspice 모듈형 10진 카운터 100진

판매자 표지는 다운로드시 포함되지 않습니다.

"Digital Logic Circuit Simulator" 검색결과 361-380 / 589건

[Digital Logic Design Project] Gray Code Converter

Digital Logic Design Project #1Gray Code ConverterProject #1 Gray Code Converter개요B1, B2, B3 3개 ... Function과 Logic Network를 만들어 낼 수 있었다.VHDL code를 이용해 설계하고 이것을 Simulation해보았다. Compilation하는 것에서는 문제가 발생하지 ... 하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결과를 시뮬레이션 한다.이론Binary

리포트 | 10페이지 | 1,000원 | 등록일 2010.01.20

다운로드 장바구니
종합설계 최종 보고서

circuit) 이란 단일 사용자를 위해 주문 제작된 특정 응용 시장에 사용되는 모든 IC 제품을 일컫는 용어로서, ASIC 제품은 디지털, 혼 합신호 (mixed signal ... Logic Device)나. Gate Array다. Standard Cell라. Full Custom IC3) PLD(Programmable Logic Device)(1). PLD ... 란?(2). PLD의 종류가. PROM나. PLA(Programmable Logic Array)다. PAL(Programmable Array Logic)라. SPLD(Simple

리포트 | 26페이지 | 3,500원 | 등록일 2009.07.20

다운로드 장바구니
[전자회로, 생체계측, 졸업작품] 광소자를 이용한 광용적맥파(PPG) 측정 회로 및 atmega를 이용한 맥박 측정 및 디스플레이 시스템

circuit9∼10Simulation 결과10측정 결과11결과고찰 및 분석11∼12후기12Firmware source code13∼14참고15참고 자료15Data sheet16 ... 1PPG(Photoplethysmography)1측정 방법1설계 사양1소자선택1Block diagram2Analog stage2Digital stage2설계 과정3Sensor s ... 다.lculationMedian filtering< 그림 2-a Digital system block diagram>- DisplayDisplay< 그림 2-b Digital

리포트 | 18페이지 | 5,000원 | 등록일 2011.03.29 | 수정일 2015.05.13

다운로드 장바구니
멀티플랙서 비교기 설계

하고자 할 때 이용 - 멀티플렉서의 크기는 입력선의 수 2n과 단일 출력선에 의해 규정 n개의 선택선을 포함12344(22)개의 디지털 입력신호한 선의 출력2개의 선택선이 필요2장 ... : multiplexer) 2) 8x1 MUXentity mux2 is Port ( i : in STD_LOGIC_VECTOR (7 downto 0); s : in STD_LOGIC ... _VECTOR (2 downto 0); o : out STD_LOGIC); end mux2; architecture Behavioral of mux2 is component mux

리포트 | 25페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
Hierarchical Combinational Design Using MSI Macros

this laboratory are learning the modular design style to create large digital logic circuits, c ... logic circuit using the above modules and implement it using the prototyping board. For the last ... reating and simulating basic circuit modules (or macros) using Verilog, and designing a hierarchical

리포트 | 14페이지 | 1,000원 | 등록일 2012.02.11

다운로드 장바구니
VHDL를 이용한 FSM 설계 및 키트 사용법

tate의 관계를 명확 시하여 내부 signal로 지정한다.Simulator 과정 중에 생기는 오류를 분석하고 수정하여 올바른 결과 값을 얻는다.- Testbench 를 직접 작성 ... 하여 Simulator로 입, 출력 signal을 확인Problem Statement- 키트 사용법- 7-Segment는 왼쪽부터 시계방향으로 a, b , c, d, e, f, g, 순 ... 으로 되어있고, 출력 할 때는 abcdefgdp의 순으로 bit 순서를 정해서 출력한다. 또 DIGIT를 설정해 주어야 하는데, “100000”이 가장 왼쪽에 있는 세그멘트이고

리포트 | 13페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
디지털IC의개요 & AND OR NOT EX-OR Gate

-Oxide Semiconductor) IIL (Integrated-Injection Logic)실험 1. 디지털 IC의 개요※ TTL논리회로 실험에서 가장 많이 사용되는 IC는 74 ... 실험 1. 디지털 IC의 개요디지털 ICDigital에서 의미하는 on, off실험 1. 디지털 IC의 개요※ 논리계열 배타적 OR-GateTTL (Transistor ... -Transistor Logic) ECL (Emitter-Coupled Logic) MOS (Metal-Oxide Semiconductor) CMOS (Complementary Metal

리포트 | 7페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
연세대 응용실험 레포트 결과1~5 통합

values.experimental resultコ. Analog Digital ConverterADCInputOutput of filterOutputInput of ... ensitive,so that we only observe it's variation.サ. Digital to Analog ConverterPspice Schematic0 ... D know that,aleady. Byabove principle, we will change device value.0. Experiment result�� Simulation

리포트 | 10페이지 | 1,500원 | 등록일 2010.09.13

다운로드 장바구니
<VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)

Behavioral VHDL Model을 작성하고 Test bench도 작성하여 Simulation 상태를 확인한다.Assignment 2에서는 Dataflow Model를 사용 ... Circuits) Hardware Description Language의 약어이며 VHDL은 알고리즘 레벨(algorithm level)에서 게이트 레벨(gate level ... )에 이르기까지 여러 레벨에서 디지털 시스템을 모델링 하는 데 사용될 수 있는 하드웨어 기술 언어를 말한다.모델링 되는 디지털 시스템은 게이트 처럼 간단하거나 완전한 디지털 전자 시스템

리포트 | 28페이지 | 3,000원 | 등록일 2009.06.29

다운로드 장바구니
실험7예비.Decoder&Encoder

각 핀에 가중치를 부여해서 우선순위가 높은 핀의 입력에 맞는 결과를 내보내는 Encoder를 Priority Encoder라고 부른다.3. 실 험 - Simulation2단 2진 ... -excess 3 encoder (DCBA) for decimal digits 0 to 5그림 SEQ 그림 \* ARABIC 6. 출력 파형7 Segment 표시기를 갖는 BCD 카운터 ... 카운터이다. 5와 6을 각각 디코딩하기 위한 logic diagram을 그려라.(디코딩된 출력은 logic '1'이 되게 한다)그림. 3-stage binary counter- 먼저

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
VHDL기초강의

3 circuit)순차 논리(sequential logic) : 출력이 외부입력과 현재상태의 함수로서 결정 순차 논리는 조합논리와 클럭에 의해 구동되는 메모리 소자(주로 flip ... ombinational circuit) 설계 및 실습 Adder Multiplexer Decoder 순차 회로(sequential circuit) 설계 및 실습 F/F, Latch Shift ... register Counter Stop watch Max Plus Ⅱ를 이용한 VHDL 프로그래밍 Digital training kit을 이용한 실습*VHDL이란?VHDL(Very

리포트 | 106페이지 | 1,000원 | 등록일 2010.05.11

다운로드 장바구니
전기전자 응용실험_10주차 예비 보고서

line. Light that has been detected by the comparator is digitized, and is transmitted to the CPU ... onnected to the control, apply logic low(0V) to turn on the sensor and logic high(+5V) to turn it off ... . Remember that, since the resistance of the emitting circuit is low, continuous emission will

리포트 | 3페이지 | 1,000원 | 등록일 2011.07.09

다운로드 장바구니
전기전자기초실험 Flip-flop and Counter Design 예비보고서

its previous inputs. Such a circuit is described as sequential logic.SR latch/Bistable LatchWhen using ... signal. Logic gates between each stage of the circuit control data flow from stage to stage so that ... digit binary encoded (that is, it may count in binary-coded decimal, as the 7490 integrated circuit did

리포트 | 11페이지 | 1,000원 | 등록일 2009.09.08

다운로드 장바구니
실험3예비[1].가산기와감산기

1. 목 적Logic gates를 이용하여 가산기와 감산기 회로를 구성하고 동작을 확인한다.디지털 시스템의 기본인 가산기와 감산기의 구조 및 동작 원리를 실험을 통해 이해한다.2 ... . 이 론가산기이진수의 덧셈을 하는 논리 회로현대의 가산기(adder)는 주로 ALU(arithmetic logic unit)의 구성요소로 컴퓨터 내에 장착되어 사용가산기의 종류반 ... 진리표와 동일)3. 실 험 - Simulation예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.그림 SEQ 그림 \* ARABIC 1. 반가산기 출력 파형반가산기

리포트 | 9페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
[Digital Logic Design Project] Full adder

Digital Logic Design Project #2Full adderProject #1 Gray Code Converter개요3개의 입력과 2개의 출력을 가지는 full ... 000111100001010111Cout = ab + bc + ac작성한 표를 이용하여 logic circuit를 설계한다.VHDL을 이용하여 full adder을 설계한다.ENTITY adder

리포트 | 5페이지 | 1,000원 | 등록일 2010.01.20

다운로드 장바구니
연세대 전기전자 기초실험 09년도 A+ 레포트 예비 12

Electric Circuit Experiment Pre-ReportChapter 12" Digital clock design "DepartmentYearStudnt ... provide a stable clock signal for digital integrated circuits, and to stabilize frequencies for radio ... & Common-Anode type(right)The internal circuitry and logic gates for the display is shown below

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.17

다운로드 장바구니
AFCI(Arc fault Circuit interrupter)

은 증폭기를 거쳐 논리회로(Logic Circuit)로 보내진다. 논리회로에서는 불안전한 파형의 존재 여부를 판단하여 회로를 차단해야 한다고 판단되면 차단기 접점을 개방하기 위한 ... AFCI (Arc Fault Circuit Interrupter)전기화재의 많은 원인이 전기선로 및 배선기기에서 아크현상으로 나타나고 있으나, 기존 보호기기로 일반적으로 사용 ... 하게 되어 있어 회로구성방식이 점차 논리회로 구성 및 디지털 회로방식으로 옮겨가고 있는 경향이다.< 단상 아크 차단기의 구성도 >그림에서 열 센서(Thermal Sensor)와 자기

리포트 | 5페이지 | 1,000원 | 등록일 2011.06.17

다운로드 장바구니
xilinx를 이용한 FSM설계

Simulation 파형은 현재 상태와 출력 값을 명시한다는 전제 하 에 자율적으로 표현한다.4-state Mealy 상태도2. 관련 기술 및 이론◊ State Machine - 순차회로 ... machine중에서도 유한한 개수의 상태를 가진 것 - 디지털 하드웨어를 설계할 때 제어 신호를 생성하는 제어기는 FSM으로 규정하며 FSM 에 대한 동작 표현은 state diagram ... 설정이 요구됨.상태(State)클럭(Clock)다음상태(Next State)조합회로(Combinational Circuit)상태레지스터(State Register)출력(Z)입력

리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
디코더 인코더 설계

이용2 장 . 관련 기술 및 이론 디코더 (Decoder) - 컴퓨터 내부에서 디지털로 코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꿔주는 컴퓨터 회로 - 인코더 ... STD_LOGIC_VECTOR (7 downto 0); a : out STD_LOGIC_VECTOR (2 downto 0)); end encoder_if ; architecture ... 은 3 비트이기 때문에 비트 벡터 ( STD_LOGIC_VECTOR) 로 선언하고 , 범위는 각각 7 downto 0 //2 downto 0 으로 한다 . If 문은 process

리포트 | 26페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
lab5-pre OP amp Circuit.hwp

) DVM (Digital Voltammeter)3) LCR 미터4) Metal Resistor 10(1), 1k(1), 4.7M(1), 1M(1) (괄호 안은 개수)5 ... 으로 Pspice Simulation을 하고 Vin, Vo1, Vout의 파형을 출력하시오. 위의 출력화면을 살펴보면 세 개의 입력의 덧셈도 가능하다는 것을 볼 수 있다.즉,임을 알 ... 를 이론적으로 계산한 값과 Pspice Simulation에서 얻은 값을 구하시오.그림 cut-off frequency 찾기Magnitude가 -3dB만큼 drop하는 cutoff

리포트 | 10페이지 | 1,000원 | 등록일 2010.08.29

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기