"베릴로그"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 베릴로그 계산기 fpga 프로젝트 베릴로그 verilog 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그" 검색결과 21-40 / 443건

베릴로그 BCD업,다운카운터

1-digit BCD Counter 소스코드inc연산일 땐 Q가 9일땐 Q를 0으로 설정하고 아니라면 Q값을 하나 증가시켜줌.dec연산일 땐 Q가 0일땐 Q를 9로 설정하고, 아니라면 Q값을 하나 내려줌.TCup,TCdown 부분을 순차회로로 설계할 시 한 클럭이 ..

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2018.09.09

다운로드 장바구니
베릴로그

목차설명 개요도 주차 별 진행설명숫자3개를 먼저 정해논 후 숫자 3개를 받아서 그 숫자와 자리가 같으면 strike, 숫자는 같지만 자리가 틀리면 ball, 숫자와 자리가 틀리면 out. 예) 방어자가 입력(3,2,1) 로 레지스터를 통해 저장하고 공격하는 사람이 (1..

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2010.03.17

다운로드 장바구니
베릴로그 4대2 우선순위 인코더

인코더는 말 그대로 코드를 만드는 회로로, 어떤 정보를 포함하고 있는 여려 개의 입력신호중 단 하나의 활성화된 입력을 표현하기 위해 암호화 하여 출력하는 장치. 입력이 1들어가면 해당하는 idx(D0,D1,D2,D3)가 출력이 나오는 것인데, 이번 인코더는 0일때 ..

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2018.09.09 | 수정일 2018.09.12

다운로드 장바구니
Falling edge detector / 하강엣지 검출기 / 베릴로그 코드, 테스트벤치(모델심 시뮬레이션용), 설명 포함 docx파일 / 베릴로그코드/ 디지털시스템설계

Prob.2 Falling Edge Detector1) Falling_Edge_Detector.v//Verilog code for Falling Edge Detector using Moore FSMmodule Falling_Edge_Detector(sequence_in..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2020.10.18

다운로드 장바구니
디지털피아노 설계/ 베릴로그

Non-Ai HUMAN
| 리포트 | 3,000원 | 등록일 2013.12.05

다운로드 장바구니
고속 Adder 설계/ 베릴로그

디지틀시스템설계 및 실습 5 2012. 11. 5~< 고속 Adder 설계 >>** 모듈 5 슬라이드를 참조하여 다음과 같이 단계적으로 adder를 설계한다.1. 1비트 full adder를 설계한다. : FA12. 4비트 Ripple Carry Adder를 설계한다...

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2013.12.05

다운로드 장바구니
I2C EEPROM 베릴로그 테스트벤치

Non-Ai HUMAN
| 리포트 | 4,000원 | 등록일 2016.11.09

다운로드 장바구니
베릴로그(cpu설계)

1. 설계 과정Data pathData path 설계는 기존실습을 기반으로 16비트로 확장하여 설계하였다.구성으로는 RF(resister file),FU(function Unit)으로 구성 되어 있습니다.-RF (Resister File)RF은 R0~R8까지 총 9개의..

Non-Ai HUMAN
| 리포트 | 28페이지 | 3,000원 | 등록일 2013.04.09

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 test..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
베릴로그로 코딩한 스탑워치

Verilog를 이용하여 StopWatch를 구현함.컨트롤러와 카운터를 이용하여 만든 스탑워치btnA를 누를때마다 스탑워치를 start 혹은 stop동작시키고,btnB를 누르면 카운터를 리셋(0)으로 동작시킨다.

Non-Ai HUMAN
| 리포트 | 3,000원 | 등록일 2012.11.19

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 mips processor, microprocessor

Microprocessor-#6Pipeline Datapath(addi, subi, slti, jal, jr 명령어 추가 및 summation 구현)1. Verilog Code - capture◎ Datapath ( Top module )◎ PC buffer◎ PC+4..

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2011.10.13

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 32bit ALU

sum:subi$sp, $sp, 8; pushsw$ra, 4($sp); return addresssw$a, 0($sp); argument nslt$t0, $a0, 1; (n= 1jalsum; call sum(n-1)lw $a, 0($sp); return from jal..

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
디지털 설계언어 베릴로그

①동기식 reset인가 비동기식 reset인가 rst를 이것과 반대로 compile 해서 제출always@(posedge clock, negedge reset)을 해석해보면clock가 positive일 때, negedge가 0이면 reset을 시킨다는 의미이다Examp..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2011.12.07

다운로드 장바구니
베릴로그를 이용한 슬롯머신 설계

슬롯머신이란? - 슬롯의 그림을 멈추게 하여 한 줄의 그림이같으면 해당하는 보너스를 받는 기계.1. 코인을 넣으면 게임이 시작되며, 현재코인의 수는 1이 된다. 게임중에 코인이 들어오는 경우엔 자동으로 반환된다.2. 각 슬롯의 그림을 멈추게 하려면 각 슬롯에 해당..

Non-Ai HUMAN
| 리포트 | 42페이지 | 1,000원 | 등록일 2013.02.06 | 수정일 2014.12.02

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클

Microprocessor-#4MultiCycle-DataPath1. Composition of Modules①전체 모듈 구성Multi Cycle data path의 모든 logic box를 모듈화 하여 Top module인 DataPath.v에 모듈 선언으로 넣어 주..

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
베릴로그 테스트벤치 생성 프로그램

Verilog 2001 포트 목록으로 선언된 설계 소스 코드을읽어 들여서 verilog 테스트 벤치 코드로 변환 해주는프로그램.

Non-Ai HUMAN
| 리포트 | 4,000원 | 등록일 2012.12.18

다운로드 장바구니
verilog, 베릴로그, 베릴로그로 짠 32x32 레지스터파일

Microprocessor-#3(32*32 Registerfile)미디어통신공학전공2006011273권 준 희담당 교수 : 송 용 호 교수님제출일 : 2010년 04월 14일 (수)1. Composition of Modules①32X32 레지스터 구성 방법32X32 레..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2011.10.13

다운로드 장바구니
플립플롭의 시스템 베릴로그 rtl 표현

디지털 논리 회로에서 배우는 플립플롭 srff,dff,tff,jkff를 systemVerilog로 표현하였습니다.플립플롭의 rtl 동작을 이해하는데 도움이 될 듯해서 간단한 스트뮬러스를 내포시켰습니다.

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2013.04.16

다운로드 장바구니
베릴로그로 MIPS Processor 설계 (5단 파이프라인)

MIPS Processor 설계 베릴로그 코드입니다. 5단파이프라인으로 구성되어있습니다.(설계보고서, 주간회의록 -2주차,3주차, 결과보고서, 결과발표 ppt 포함)

Non-Ai HUMAN
| 리포트 | 1페이지 | 5,000원 | 등록일 2013.12.12 | 수정일 2014.11.06

다운로드 장바구니
FSM의 개념을 이용한 베릴로그 자판기 설계

1. INPUTCLK : clocknRESET : 상태 s0 으로 초기화[1:0]Coin : 동전 / parameter [1:0] Coin0 = 2'b00 : 0원 Co..

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2013.09.05

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기