"베릴로그"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 베릴로그 계산기 fpga 프로젝트 전전설2 verilog 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그" 검색결과 161-180 / 442건

[검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for implementation: ‘Verilog Module’.Program the module and S..

리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 7.Sequential-2 - 예비+결과+성적인증 (서울시립대)

Non-blocking assignment가 연산이 동시에 진행되어 사실상 1clk 전의 상태를 이용한 연산이라는 점을 활용한다. Asynchronous input을 synchronous inverting하면 연산이 진행되기까지 시간차가 생기는데, 이를 non-bloc..

리포트 | 11페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

(베릴로그)는 전자회로와 시스템에 사용되는 하드웨어 기술 언어로, 회로 설계, 검증, 구현 등 여러 용도로 사용할 수 있다.C언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 ... [표 2] 베릴로그의 키워드(일부)[사진 1] 베릴로그 HDL 개요1.1.2. Module(1)[사진 2] 베릴로그 HDL 모듈[사진 3] 베릴로그 HDL 모델링의 예시(게이트 ... 프리미티브를 이용한 모델링, 반가산기 회로)[사진 4] 베릴로그 HDL 모델링의 예시(행위수준 모델링(조합논리회로), 2-to-1 MUX)[사진 5] 베릴로그 HDL 모델링의 예시

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

실험 목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보고, Verilog HDL을 이용한 설계를 익힐 준비를 마친다.배경 이론 및 사전 조사 실험 전에 조..

리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 결과레포트

3. 고찰 : SR 래치의 기본동작 방식은 S(Set)과 R(Reset) 그리고 상태유지이다. 시뮬레이션에서 볼 수 있듯이 S, R 모두 0 일 때는 그전 Q 상태를 유지하고 S=1 , R=0 일 때는 SET상태로 Q에 1을 입력하며 S=0, R=1 일 때는 RESET..

리포트 | 3페이지 | 1,500원 | 등록일 2021.02.27

다운로드 장바구니
[전자전기컴퓨터설계실험2] Verilog를 이용한 디지털 시계 (알람, 스탑워치, LED 기능 포함)

//Digital_Clock.vmodule Digital_Clock(RESETN, CLK, LCD_E, LCD_RS, LCD_RW, LCD_DATA, PIEZO, BUS, BUT, LED);input RESETN, CLK;input [7:0] BUS; // BUS_SW..

리포트 | 81페이지 | 5,000원 | 등록일 2020.09.07

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

을 익힌다3. 실험결과4. 고찰Half adder와 Full adder의 기본 원리와 initial문과 always문에 대해 알아보고 이를 베릴로그 언어로 나타내고 FPGA보드 ... 로 확인하는 실험이다. 실제 디지털 회로에서 각 논리게이트에 해당하는 연산자를 베릴로그로 나타내고 출력값을 LED를 통해 확인하는 과정으로 이루어진다. 실제 실험에서 문법오류 및 일부 ... 생각해 볼 수 있었다.Half adder와 Full adder를 베릴로그 언어로 나타내고 각 모듈을 시물레이션 하고 출력값을 확인한 후 Full adder 모듈을 기반으로 4

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
Verilog UpDown Game 프로젝트 결과 보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 프로젝트 결과보고서디지털 시스템 설계 및 실험 2019 전기전자공학부이름 :학번 :제목UP&DOWN GAME프로젝트1. 주제 및 목표① 비교 연산과 RAM을 이용하여 UP/DOWN 게임 설계한다..

리포트 | 8페이지 | 1,500원 | 등록일 2020.04.23

다운로드 장바구니
디지털 시스템 설계 및 실습 7-세그먼트 FND 디코더 설계 verilog

7-세그먼트 디코더 설계1. 실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩 해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자..

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

을 결정하는 조합회로 블록이다. 무어 머신의 특징은 다음상태는 현재의 상태와 입력에 의하여 결정되지만 출력은 현재의 상태로만 결정된다는 것이다.다음은 무어 머신의 베릴로그 모델링 ... 만 아니라 입력에도 영향을 받아 결정된다는 것이다. 즉, 현재의 입력이 출력에 영향을 준다.다음은 밀리 머신의 베릴로그 모델링 방법이다.①Next state③ Output②순차회로

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 각각의 모델링 방법을 제대로 숙지한다면 오류 없이 원하는 값을 확인

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로..

리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
시립대 전전설2 [4주차 예비] 레포트

this Lab베릴로그의 기본 문법인 always와 initial 구문의 차이점에대해서 이해를 하고 테스트벤치에서의 토글링을 하는 방법을 always로 설계를하여 always의 사용법

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

. 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 7-세그먼트와 피에조 등 주변 디지털 장치 제어를 설계 및 실험한다. 7-세그먼트와 피에조 등의 컨트롤러를 행위수준 모델링

리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
시립대 전전설2 [4주차 결과] 레포트

this Lab베릴로그의 기본 문법인 always와 initial 구문의 차이점에대해서 이해를 하고 테스트벤치에서의 토글링을 하는 방법을 always로 설계를하여 always의 사용

리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

-bit Comparator (47)Ⅲ. 결론 (53)Ⅳ. 참고문헌 (54)1Ⅰ. 서론11. 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험

리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

Watchpost-lab reportⅠ. 서론11. 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. 이 디지털 시계는 [표 1]의 필수 동작과 선택 ... 하게 사용하기 위한 전자 설계 자동화(EDA) 도구를 제공한다. 핵심 제품군은 완전한 EDA 흐름을 제공하는 ISE이다. 베릴로그나 VHDL, 배치와 배선(PAR)을 합성하고, 생성

리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
verilog 풀애더 멀티플렉서 보고서

] 이 출력으로 나온다. 모두 이상없이 원하는 출력이 나왔다.4. 고찰모듈의 재사용베릴로그 상에서도 C++이나 자바의 Class처럼 하나의 모듈을 만들어 놓으면 재사용 할 수 있

리포트 | 15페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

고 BCD코드를 기반으로 실제 논리게이트에서는 디코더(7447)을 통해 BCD코드를 세그먼트 신호코드로 바꿔주고 세그먼트 출력을 하는 과정을 베릴로그 언어를 이용해 BCD 코드마다 각

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

할 수 있었으며 assign 또한 마찬가지로 설계할 수 있었다.3. 결론본 실험에서는 자일링스 프로그램을 통해 조합회로인 mux, demux, encoder, decoder를 베릴로그

리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기