"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 fpga 프로젝트 텀프로젝트 회로 디지털집적회로 논리회로 신호등 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 361-380 / 4,284건

판매자 표지

[디지털 논리회로 실험] 15장. 비동기식 카운터 예비레포트

논리회로실험 A반예비 레포트15장비동기식 카운터5조이름학번실험일15.06.02제출일15.06.021. 이 장의 실험 목적에 대하여 기술하시오.- 비동기식 카운터의 회로구조와 동작 ... 플립플롭에서 Q출력을 설계한 회로이다.그레이코드 카운터그레이코드 카운터란 동시에 하나의 비트만 변하지 않게 코드를 할당해서 디코드시의 스태틱 하자드 (단시간의 스파이크장의 잡음 ... 의 플립플롭으로 이동해 가는 회로가 기본이 된다.링 카운터링 카운터란 특정 초기치를 플립플롭에 적재해서 플립플롭의 비트열을 클럭 펄스마다 이웃의 플립플롭으로 이동해 가는 것이다.존슨

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
디지털로직실험 8장 논리 회로 간소화

실험8논리회로 간소화● 실험 목표□ BCD 무효코드 검출기에 대한 진리표 작성.□ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화.□ 간소화된 표현식을 구현하는 회로 ... 었다면, 표현식에 두 개의 곱항이 존재하고 문자 D는 두 개 항 모두에서 볼 수 있을 것이다. 이 표현식을 논리 회로로 바로 구현할 수 있다. 각 항을 D로 인수분해 함으로써 무효 ... 예상 : 불이 들어 올수도 있고 안 들어 올수도 있다.이유 : 먼저 풀업저항의 사용이유는 스위치의 ON/OFF상태를 명확하게 구분하기 위해서 이며 논리 회로에서는 입력상태를 적절

리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
서강대학교 디지털논리회로실험 텀프로젝트

- 디지털논리회로실험 최종 보고서 ?Coffee House2013. 12. 17성 명소 속전자공학과학 년학 번지 도 교 수김영록 (인)0. 목차1. 서론2. 본론(1) Block ... 고 싶을 때 이 button을 사용할 수 있도록 하였다. 이제 구체적인 회로에 대한 기능설명은 아래의 본론에서 하도록 하겠다.2.본론(1) 전체 block diagram전체 ... block것은 전체 block diagram으로 만들기 전 회로에서 진행해주었다. 왼쪽의 입력을 받아주는 부분에는 외부 clock을 받아주기 위한 clock을 제외하고 나머지 것들은 모두

리포트 | 36페이지 | 3,500원 | 등록일 2014.01.02

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 17장. MOD-N 카운터 결과레포트

논리회로실험 A반결과17장MOD ? N 카운터5조이름학번실험일15.06.09제출일15.06.19브레드 보드 전압 : 4.91V실험에 사용된 기기 및 부품 : 오실로스코프, SN ... (1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 3 카운터 회로의 회로도이다.회로도에 IC 핀번호를 작성하여라.(2)Q _{B},Q _{A ... 이 됨을 알 수 있다.실험 17.3 74163을 이용한 MOD ? 5 카운터(1) IC 74163(4Bit 2진 업 카운터) 및 논리게이트를 이용한 MOD ? 5 카운터 회로의 회로도

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트

논리회로실험 A반결과7장가산기와 감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V실험 7.4 전가산기 회로다음 전가산기 회로를 결선하고, 출력 S와C ... =1, B=1이다.실험 7.8 전감산기 회로다음 전감산기 회로를 결선하고, 출력 D와B _{0}을 측정하여 표를 완성하라.입력출력(D)출력(B _{0})XYB측정값논리값측정값논리값 ... _{a}을 측정하여 표를 완성하라.입력출력(S)출력(C _{a})ABC측정값논리값측정값논리값*************01101010101132.7mV4.28V4.28V139.1mV4

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
2장 . 디지털 논리회로 개론 . 결과보고서

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... ? 회로구성도회로 종류회로 사진AND gateOR gateNOT gateNAND gateNOR gate? 실험결과- AND gateinput오실로스코프디지털 멀티미터ABLowLow ... . 기기 및 디지털소자 리스트? 실험용 기기의 리스트- 파워서플라이- 디지털멀티미터- 오실로스코프? 디지털소자의 리스트- 다이오드- 저항 : 4.7k, 1k- NPN트랜지스터4. 실험

리포트 | 11페이지 | 1,500원 | 등록일 2013.10.16 | 수정일 2013.10.19

다운로드 장바구니
2장 . 디지털 논리회로 개론 - 예비레포트

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... . 가상실험 (시뮬레이션)? 회로구성도? 가상실험 결과▶ AND gateA=0, B=0A=0, B=1A=1, B=0A=1, B=1▶ OR gateA=0, B=0A=0, B=1A=1

리포트 | 9페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털논리회로 FSM 설계 유료 빨래방 구동회로

DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1 ... .Title유료 빨래방 세탁기 구동회로 FSM 설계수업시간에 배운 Finite State Machine(FSM)을 통해 유료 세탁기의 동작을 컨트롤 할 수 있는 회로를 설계하시오.2 ... .Specification1. 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2

리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

다운로드 장바구니
디지털 논리회로의 조합 및 응용 예비보고서

3장 . 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate ... 에 대한 응용2. 관련 이론● Exclusive OR gate- Boole 대수로 정의되지 못하는 응용논리연산 수행- gate들의 조합논리로 정의됨- Y = A?B = A′B + AB ... )? 회로구성도? 가상실험 결과A=0, B=0▶ 3.2.1 Exclusive OR gate circuitA=1, B=0A=0, B=1A=1, B=1▶ 3.2.2 NAND gate

리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털 논리 회로 텀 프로젝트 디지털 공중전화

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?161. Project 목적? 디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나 ... 값이 출력되는 것을 검출 및 수정6. 결론 및 느낀점처음 디지털 논리회로 실습을 배울 때 아무것도 모른체 새로운 학문에 도전한다는 것이 힘들고 어렵기만 했습니다.VCC와 GND ... 으면서 작동 원리 자체가 복잡하지 않다는 점에 착안하여 프로젝트 주제 선정2.2 디지털 공중전화학습한 논리구조의 기능 구현을 바탕으로 공중전화 기능에 필수적인 요소들을 회 로로

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

다운로드 장바구니
디지털 논리회로 플립 플롭

,7472) 3. 실험이론 * 플립- 플롭 이란? - 클럭 신호에 의해 입력신호에 의한 출력을 얻을수 있는 회로로 클럭이 인가되기 전에는 전에 상태를 그대로 유지하는 기억회로이다.1 ... ) RS 플립 –플롭 - RS 플립 –플롭 회로는 입력이 변화를 하더라도 클럭 신호가 인가되지 않으면 출력의 변화가 없고 클럭 신호가 인가되어야만 출력이 변화하는 등가회로이 ... 는 RS 플립 플롭을 클럭 동기 RS 플립 플롭이라 한다. 1과 2는 NOR게이트가 클럭 신호와 동기를 맞추는 역할을 한다 3과 4는 NOR게이트의 RS 래치 회로이다100변화 없

리포트 | 10페이지 | 1,000원 | 등록일 2009.10.14

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가 ... 이 일정한 저항값을 같지 않았기에 측정한 실험마다 모두 다른 결과 값을 갖게 되었다.- 참고문헌 -디지털 논리실험 본 교재 제 8장http://www.engineerclub.in/2014/04/vhdl-code-for-bcd-adder.html(이미지출처) ... ?감산기다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을 측정하여 표를 완성하라.입력출력(SW=X)출력(SW=Y)A _{4}A _{3}A _{2}A _{1}C

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트

논리회로실험 A반예비8장보수와 병렬 가BULLET 감산기8조이름학번실험일15.04.07제출일15.04.070. 이 장의 실험목적에 대하여 기술하시오.- 1의 보수 및 2의 보수 ... 여 이해하고, 회로를 설계하여 동작을 확인한다.2. 보수를 이용한 감산 방법(1의 보수와 2의 보수)에 대하여 기술하시오.- 보수란?디지털 컴퓨터에서 보수는 어떤 기준이 되는 큰 수 ... 에 대하여 알아본다.- 보수에 의한 감산 방법에 대하여 이해한다.- 4비트 병렬 가BULLET 감산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다.- BCD 가산기에 대하

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장동기식 RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치 ... , 디지털 실험장치, 전압계실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작(1) IC 7476(Dual JK Flip-Flop)을 실험하기 위한 회로도 이다. 회로도 ... 한 상승모러리 JK 플립플롭 회로의 회로도이다. 회로도에 IC 핀 번호를 작성하라.(2) 다음과 같이 입력 값을 인가하고 출력을 관찰하라.입력출력CLKPRCLRJKQbar{Q

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

한 회로가 되었다. (마지막장 그림 참조)어떻게 코딩을 해야할까 하다가 우선 처음으로 되돌아가 진리표에서 S의 논리식을 다시 찾았고,S의 논리식을 X와 X’으로 묶어서 정리할 수 있 ... =X[Y(CIN’)+Y’(CIN)]+X’[Y(CIN)+Y’(CIN’)]으로 표현되고 총 3개의 MUX를 이용하면 간단히 회로를 짤 수 있었다.그런데 잘 생각해보니 처음에 Y에 의해

리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.121. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 플립플롭의 동작원리를 이해 ... 한다.- 동기식 RS 플립플롭의 동작원리와 응용회로에 대해 이해한다.- 동기식 JK 플립플롭의 동작원리와 응용회로에 대해 이해한다.2. 비동기식 플립플롭과 동기식 플립플롭의 특징 ... 01?10셋 상태10?01리셋 상태11?XX불확실 상태- 상승모서리 RS 플립플롭 -위 그림과 표는 상승모서리 RS 플립플롭의 회로도, 심벌 및 진리표이다. 상승모서리 RS 플립

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차결과

디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 ... , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그 ... S/W와 달리 안정된 신호를 주지 못한다. 이 때문에 latch에서 Oscillate 가 발생 할 수 도 있다.2. Gated D latch의 회로를 TTL로 구현하고 그 동작

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 한 회로Tri-state buffer를 CMOS로 구현하면 Input과 Enable 단자가 NAND와 NOR gate를 통해서 PMOS, NMOS gate에 입력으로 들어가게 된다 ... buffer의 Output에서 바라본 회로에서 아무것도 연결되어있지 않으므로 High-Impedance상태로 동작하게 된다. EN단자에 1을 넣어주면 위의 회로는 Input을 그대로

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차결과

디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이 ... 하였다. 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다. LED7-0까지의 data값을 hexa로 바꾸어주는 과정은 앞

리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기