"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 fpga 프로젝트 텀프로젝트 회로 디지털집적회로 논리회로 신호등 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 321-340 / 4,284건

[디지털논리회로1] Ripple carry adder

)는 입력에 의해 출력이 결정되는 조합 논리 회로(combinational circuit)로 연산하는 것으로 기억 능력을 갖지 않는다. 말 그대로 2진수의 덧셈을 하는 논리 회로이 ... 며, 종류로는 반가산기와 전가산기가 있다. ripple carry adder를 구현하기 위해 사용한 전가산기(Full-Adder)는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 ... 출력(비트)을 생성한다.즉, 이와 같이 덧셈해야 할 2개의 비트(A, B)와 다른 숫자 위치(digit position)에서 보내 온자리 올림 비트(carry, Cin)를 받아 2

리포트 | 3페이지 | 2,000원 | 등록일 2015.03.16

다운로드 장바구니
2011년 1학기 디지털논리회로 기말시험 핵심체크

제1장 컴퓨터와 디지털 논리회로1. 디지털시스템 - 시스템의 정의: 입력과 출력을 갖는 검은 상자로서, 어떠한 목적을 달성하기 위하여 상호작용하는 구성요소들의 집합2. 디지털 ... 시스템의 장점은 편리성, 융통성, 단순성, 안정성, 정확성 등이 있음3. 디지털시스템의 설계① 회로설계 : 논리소자를 만들기 위해 능동소자와 소동소자를 연결시키는 단계이 ... 시스템의 장점① 디지털시스템은 구성요소의 처리과정이 매우 정확하고 동작상태를 예상할 수 있으며, 구성요소의 설계가 용이하다는 장점을 가지고 있음② 직접회로를 사용하여 설계되는 디지털

방송통신대 | 47페이지 | 6,500원 | 등록일 2011.05.12

다운로드 장바구니
[기초전자회로실험1] 디지털공학 실험 논리게이트 1.2 결과 자료

Preliminary report Electronic Engineering[표 4-1]입력출력출력전압측정치ABX0015.0095V0114.7886V1014.7043V1100V[표 4-4]입력출력출력전압측정치ABX0000.0071V0115.0093V1014.9095V11..

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.24 | 수정일 2019.04.01

다운로드 장바구니
디지털논리회로실험 텀프로젝트

똥피하기 게임을 KIT에 구현- 디지털논리회로실험 프로젝트 최종 보고서 ?0. 목차- 서론- 본론- 결론- 참고문헌- 프로젝트 후기1.서론설계 구성 요소 : 목표 및 기준 설정 ... 할 수 있다.2.본론설계 구성 요소 : 합성, 분석, 제작- 세부 사항 (1) 전체 블록 diagram전체적으로 CLK을 통하여 회로를 제어해주는데 분주기를 통하여 각각의 부분

리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

디지털논리회로실험예비 보고서[4주차]실험 4. Multiplexer, Demultiplexer and Comparator1. 실험 목적1) Tri-state 소자의 동작 원리 ... 하는 논리 회로 를 [그림 12]와 같이 설계할 수 있다.f=(x _{ 2}?y _{ 2})+(x _{ 1}?y _{ 1})+(x _{ 0}?y _{ 0})이다.[그림 12]3 ... 는 논리 회 로이다. 이때, 출력으로 내보낼 값의 선택은 select input을 통해 결정한다. 4-to-1 multiplexer의 graphical symbol과 진리표를 [그림

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... 가 High일 경우에는 출력이 Hi-Z 상태가 되게 된다.2. 기본 게이트로 4-to-1 Multiplexer의 논리회로를 설계하여 그려라.SelectorOutputS0S1f00I ... 001I110I211I33. 기본 게이트로 1-to-4 demultiplexer의 논리 회로를 설계하시오.4. 기본 게이트로 Exclusive-OR 소자를 이용하여 설계하여라.5

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... 하여 데이터의 주소 값을 결정한다. 회로는 [그림 3], [그림 4] 와 같다. 마찬가지로 OE와 CE의 값은 0이 되도록 한다. A3 ~ A0의 값에 따른 7-segment 출력 결

리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[논리회로실험] 실험11. 디지털 클락

과 목 : 논리회로설계실험과 제 명 : 디지털 시계 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.11.Introduction이번 ... 다.Design① Describe what your circuit does이번에 설계할 회로를 통해 디지털 시계를 설계하고 설계한 결과를 7-segment에 출력하게 된다. 이번에 설계할 시계 ... ', '분의 십의 자리 변화', '시의 변화'이다. 일단 주어진 부분에 대해 알아보자.· DIGIT을 순서대로 선택하기 위해 사용되는 부분(일종의 분주회로)앞에서 설명한 것처럼 6개

리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
2011년 1학기 디지털논리회로 중간시험 핵심체크

제2장 데이터 표현[1] 수치데이터1. 진법(1) 수와 숫자① 수(number): 그 수를 의미하는 기호인 숫자로서 나타냄② 수는 하나의 개념이고 이것을 인간의 의사소통을 위해 숫자로서 나타냄(2) 진법① 진법의 정의: 수를 숫자로서 나타내는 방법으로 특히 숫자의 위치..

방송통신대 | 20페이지 | 5,500원 | 등록일 2011.03.22

다운로드 장바구니
인하대학교 전자공학과 디지털논리회로 sequence detector

010 sequence detector`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: //..

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 과 b개의 출력을 갖는 조합논리회로로 볼 수도 있다. [그림 1]은 이러한 ROM의 일반적인 구조를 나타낸다. ROM 중에서 대표적으로 사용되어 온 EPROM의 경우 저장된 데이터 ... 1) ROM (Read Only Memory)반도체 기억 장치의 하나이며 일단 저장된 내용은 전원을 제거하여도 지워 지지 않는다는 특성 이 있다. 회로 설계 관점에서는 n개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
1장 . 디지털 논리회로 예비지식

1장 . 디지털 논리회로 예비지식1. 실험 목적▶ 보고서 작성 간략화▶ 이론검증 실험▶ 자발적인 발표수업▶ 협력과 토론에 의한 Know-how 터득▶ 참여 학생 동기부여▶ 창의 ... )와 전압이 높은 상태(1)- 기본 구성 : 0과 1의 조합에 의한 표현(논리회로)● 디지털회로설계의 수행절차▶ 실험 수행정차- 이론 -> 가상실험(시뮬레이션) -> 실제실험▶ 이론 ... 이론과 가상실험결과를 실게실험을 통해 재검증 및 비교분석▶ 결론 및 검토- 실험결과에 대한 토의● 논리회로 기초▶ 디지털의 값- 0(Low, 0[V]) 혹은 1(High, 5[V

리포트 | 8페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
[디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트

디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. 사용기기 및 부품· 오실로스코프(WAVEACE 2002 ... 70Mhz) - 파형 출력 및 분석· 디지털 멀티미터(GDM-461) - 전압계 역할· 디지털 실험 장치(ED-1006 LOGIC DESIGN BOX) - Breadboard ... , clock 펄스 발생기(1kHz),+5V 직류 전원 공급 장치 역할 (※ 회로 상 LED/저항은 출력에 포함)· TTL IC ① HD74LS74AP 2개 ②HD74HC76P 2개2

리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 회로로 그리면 는 4단계 AND-OR-AND-OR 게이트 회로로 나타내어진다. 이는 단순히 2단 AND-OR게이트 회로로 나타낸 형태인 보다 2단계가 높아졌음을 알 수 있다.4 ... 의 변수만이 변할 때만 유효하다. 두개 이상의 변수가 한번에 변할 경우, 입력변수가 어떤 회로나 게이트를 거쳐 입력에 도달한다면 게이트 지연에 의해 각 입력변수들의 값이 변화하는 시각

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
★디지털논리회로_디지털시계, 스톱워치 둘다 (회로도, 구현영상, 설명 자세함)★

디지털시계 발진회로의 function generator를 사용해 CP를 1Hz의 신호로 IC7의 14번 핀의 카운터 회로로 전달한다. 1초, 1분 단위 카운터의 carry 신호

리포트 | 19페이지 | 3,000원 | 등록일 2015.03.01 | 수정일 2015.03.04

다운로드 장바구니
디지털회로설계이론 산술논리연산

연산 사용컴퓨터와 같은 디지털 시스템에서의 연산은 2진법 사용BCD 가산기2진수 병렬 가산기의 결과에 보상회로 부가BCD 연산 사용2진수 (0~1)일상 생활10진수 (0~9)9이하 ... 6. 산술논리연산가산기반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.가산기전가산기 : 두 개의 비트 A ... -B는 A+(B의 2의보수)와 같이 수행함으로써 구할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않고 가산기를 감산기로 사용한다.4bit 병렬 2진 가산기

리포트 | 13페이지 | 1,000원 | 등록일 2013.10.27

다운로드 장바구니
디지털발표 디지털 논리회로 및 실습Term Project.ppt

디지털 논리회로 및 실습Term Project가위, 바위, 보!목 차1. 주제 선정 동기지루하고 딱딱하게 느껴질 수 있는 디지털 텀 프로젝트를 일상 생활 게임 으로 쉽게 이해 ... Gamer - 가위 : a2 * !a1 * !a0 - 바위 : !a2 * a1 * !a0 - 보 : !a2 * !a1 * a04. 하드웨어논리 회로 배선가위 바위 보추가기능 회로 ... 배선 및 세그먼트5. 텀프로젝트 진행 계획11월 25일 : 아이디어 구상 회의 11월 29일 : 디지털회로 설계 및 부품 선정 12월 2일 : 회로 배선 및 제작, 작동 확인 12월

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.26

다운로드 장바구니
기초전자회로실험1- 디지털공학 실험 논리게이트 1.2 예비 자료

[표 4-1]입력출력ABX001011101110[표 4-2]입력출력ABX001010100110[표 4-3]입력출력AX0110[표 4-4]입력출력AX0110[표 4-5]입력출력AX0011[표 4-6]입력출력ABX000010100111[표 4-7]입력출력ABX0000111..

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.24 | 수정일 2019.03.29

다운로드 장바구니
디지털논리회로 비밀번호 일치,불일치 회로 시뮬레이션

하는 능력을 배양할 수 있어야 한다.느낀 점처음 Digital Fundamentals 라는 과목을 배우게 되었을 때, 디지털 논리 회로에 대해서 아무 것도 모르는 상태에서 막막하기만 했 ... 디지털 논리회로비밀번호 일치/불일치 회로 시뮬레이션수업 : 화,목,금요일 8교시교수 : 송낙운 교수님소속 : 공과대학 전자전기공학부학번 : B015238이름 : 황선종제출일 ... LED가 켜짐한 자리만 입력했거나 비밀번호가 틀린 경우 적색 LED가 켜짐목적칩의 기능과 논리구조의 이해하며, 지금까지 학습한 내용들을 복합하여 하나의 회로에 응용 및 구현

리포트 | 8페이지 | 1,500원 | 등록일 2014.05.16 | 수정일 2014.06.03

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기