"베릴로그"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 시계 베릴로그 계산기 fpga 프로젝트 베릴로그 verilog 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그" 검색결과 281-300 / 443건

[VLSI SOC]Sequence Detector 설계 및 검증

VLSI 및 SOC Project- Sequence Detector 설계 및 검증1. Project Introduction연속적으로 비트 단위로 입력되는 비트 스트림에서 감지되는 값이 “0100” 패턴과 동일한지 감지하고 같은 패턴을 발견했을 경우 FLAG로 1이 출력..

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,500원 | 등록일 2015.06.24

다운로드 장바구니
Verilog HDL (자판기 설계)

14주차 논리회로설계 ◈ 자판기를 설계하시오.1. 설계배경0~10까지 총 11개의 STATE를 100원 단위와 같이 설정하고, 각각의 상황에 맞게 NEXT STATE를 결정하였다. 그리고, NEXT STATE를 결정하는 동시에, 출력값인 item과 r_coin을 결정 ..

Non-Ai HUMAN
| 리포트 | 1페이지 | 3,000원 | 등록일 2010.06.07

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

버스 하차 시스템 최종 발표 1 조목차 1. 작품 목적 ( 설명 ) 2. 블록도 (RTL Viewer 세부 회로도 ) 3. 소스 코드 4. 부품 5. 작품 동작 . 6 . 응용분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버..

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니
[Flowrian] One-to-Ten Decoder (TTL 7442) 회로의 Verilog 설계 및 검증

1. One- to- Ten Decoder (TTL 7442)회로의 Verilog 설계 및 검증동작 사양- TTL 7442 회로는 4 비트의 BCD 값을 입력 받아 그 값에 해당되는 출력 단자에만 ‘0’ 값을 출 력하는 디코더 회로이다. - 입력 단자는 4개 이기 때문..

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2014.04.09

다운로드 장바구니
디지털실험 텀프로젝트 소스 및 발표자료

TEXT LCD에 랜덤으로 생성되는 문제를 키보드 입력을 사용해서 풀면 시스템에서 해당 캐릭터가 생성되어 VGA에 출력된다. 이후 키보드 입력를 통해 ‘선물하기‘ 또는 ’대화하기‘ 등의 명령을 수행하여 시스템 상의 캐릭터의 ’기분’ 수치가 일정 치 이상 상승하면(이는 ..

Non-Ai HUMAN
| 리포트 | 3,000원 | 등록일 2013.03.22

다운로드 장바구니
verilog를 이용한 shift Register ,SIPO ,SISO

200824565 이창준8Bit Shift-Resister series-in, series-outsourcesimulationS0에서 출력이 입력된 신호의 젤 오른쪽 비트에서 출력을 뽑아내므로 클럭 주기가 지날 때 마다 0 0 1 1 1 1 0 1신호가 출력 후에 처음..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2010.11.11

다운로드 장바구니
n-bit alu, n-bit comparator

베릴로그 프로그램 소스입니다.

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2010.04.19

다운로드 장바구니
[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개의 8비트 시프트 레지스터, 곱셈 결과를 저장하는 8비트 레지스터, 8비트 덧셈기, 2입력 멀..

Non-Ai HUMAN
| 리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
결과보고서 - 4bit Adder Subtractor

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험결 과 보 고 서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 : 전기전자전파 공학부 ㅇㅇㅇ 학번 : 0000000000실험조 : 7조 실험일 :실험제목Adde..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2017.11.08

다운로드 장바구니
Lab#03 Verilog HDL

Post-Lab ReportLab#03 Verilog HDL담당 교수강 상 혁담당 조교실 험 일2015. 10. 05실 험 조10조학 번이 름Contents1. Introduction3가. Purpose of this lab3나. Essential backgrounds..

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
AMBA APB를 이용한 integer divider 설계

Non-Ai HUMAN
| 리포트 | 4,000원 | 등록일 2013.11.17

다운로드 장바구니
디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 프로젝트 보고서프로젝트 제목Simple Computer 구현(Multiplier 동작 확인)실험결과Simple Computer 설계도먼저 Simple Computer는 크게 Con..

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.16

다운로드 장바구니
32비트 가감산기 SystemVerilog 소스 코드

package my_type ; typedef enum bit { add=1'b0, sub=1'b1} op_e ;endpackageimport my_type::* ;module addsub32_2s(cout, s, a, b, cin, op); output [31:0]..

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2013.03.18

다운로드 장바구니
[디지털 공학 실험] 7-seg로 디지털 시계 만들기 보고서

실험 목적7조제출일자팀원이름(학번)설계 목표● 한 학기 동안 배운 디지털 공학 실험 이론을 통하여 디지털 시계를 설계한다.- SET 단자를 누를 시 시계의 동작 기능을 한다(시/분/초 00 00 00)- RESET 단자를 이용하여 모든 표시가 (시/분/초 00 00 0..

Non-Ai HUMAN
| 리포트 | 12페이지 | 2,000원 | 등록일 2020.01.01

다운로드 장바구니
디지털시스템설계 verilog HDL 1101을 무어머신과 밀리머신으로 설계하기

과목: 디지털 시스템 설계학번:이름:1)무어머신으로 설계하기. 2)밀리머신으로 설계하기.

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2019.11.17

다운로드 장바구니
Single-Cycle MIPS 설계

(전략)2. 요구된 5개의 블록의 베릴로그 코드module control_single(opcode, RegDst, Jump, ALUSrc, MemtoReg, RegWrite

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2010.06.08

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer 예비보고서

비트까지 좌측이나 우측으로 이동시킬 수 있다. 이를 이용하면 1bit의 gate로 32bit의 다른 input을 만들 수 있는 다른 방법이 있을 것 같아 베릴로그 문법과 관련하여 공부해 보았으나, shifter를 이용한 정확한 코딩은 할 수 없었다.

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
Lab#01 TTL Gates Lab on Breadboard

Pre-Lab ReportLab#01 TTL Gates Lab on Breadboard담당 교수강 상 혁담당 조교실 험 일2015. 09. 14실 험 조10조학 번이 름Contents1. Introduction3가. Purpose of this lab3나. Essent..

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
Lab#08 Application Design1

Post-Lab ReportLab#08 Application Design1@ 7-segment and Piezo_Control담당 교수강 상 혁담당 조교실 험 일실 험 조학 번이 름Contents1. Introduction3가. Purpose of this lab3나...

Non-Ai HUMAN
| 리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
verilog-계산기(calculator)A+자료 코드및 레포트

1.시뮬레이션 분석 및 설명 (출력을 16bit로 사용하여 스크린샷을 했을 시 일반 화면 크기를 넘어가는 점이 생겼으며, 10진수의 계산 값이 정확한지 보여드리고자 10진수 시뮬레이션결과도 첨부하였습니다.)이번 시뮬레이션 목표는 adder로 74+98을 계산하는 것이 ..

Non-Ai HUMAN
| 리포트 | 9,000원 | 등록일 2019.08.24 | 수정일 2023.11.02

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기