"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 레포트 텀프로젝트 전전설2 논리회로 설계 실험12 멀티플렉서 논리회로실험 vhdl and or not 게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 2,621-2,640 / 4,736건

판매자 표지

SK하이닉스 합격 자기소개서

학년 때는 기초적인 회로이론 및 논리회로, 반도체 이론 등을 수강해왔습니다. 그리고 관련 과목들의 프로젝트나 과제를 수행하면서 모르는 것이 생기면 포기하지 않고, 시간이 날 때 ... . 1지망. 공정통합 / 2지망. 설계 (근무지:이천)공정통합: 제조공정, R&D공정, TEST기술설계: 회로설계,SSD회로설계, 배치설계, CAE, System IC설계Q. 자발 ... 을 시도하기 위해 날카로운 자로 살짝 표시를 한 후에 기계에 케이블을 투입하였고, 정상품과 불량품을 비교해 보니 쉽게 구분할 수 있었습니다. 비록 2가지 방안을 모두 실험해야 하기

자기소개서 | 6페이지 | 3,000원 | 등록일 2018.08.18

다운로드 장바구니
Lab#07 Sequential Logic Design2

프로그램과 논리회로를 설계하는데 사용하는 모델이다. State machine이라고 부르기도 하며, 이 machine은 오로지 하나의 상태만을 가질 수 있다. Current State라는 ... 에 프로그래밍을 한다.바) 프로그래밍을 완료 한 후 장비에서의 동작을 확인한다.다. Precaution4) 실험회로를 꾸밀 때에는 장비의 전원을 OFF한다5) 회로를 완성한 후, 회로 ... ) Sequential Circuit의 정의Sequential Circuit은 플립플랍과 같이 출력값이 현재의 입력만으로 정해지지 않고 기억하고 있는 값과의 관계를 통해 결과값이 정해지는 회로이

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS AND,OR Layout Simulation 결과 보고서

를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션③ Magic tool을 이용 ... VLSI 설계 및 프로젝트 실습 REPORTCMOS AND, OR Layout 및 Simulation1. 실험목표이번 실험의 목표는 Magic Tool을 이용하여 CMOS AND ... 회로와 OR회로의 Layout을 그려보고 Layout에서 기생소자를 추출하여 기생소자를 포함한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과

리포트 | 11페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
AND, OR, NOT, NAND, NOR 및 EXCLUSIVE-OR 게이트

논리 회로 실험(예비 레포트)학과학번이름(0) 실험 제목◆ AND, OR, NOT, NAND, NOR 및 EXCLUSIVE-OR 게이트(1) 실험 목적◆ AND, OR, NOT ... , NAND, NOR 및 EXCLUSIVE-OR 게이트의 기능을 공부한다.◆ 게이트의 회로기호, 진리표 및 부울대수에 의한 논리 함수의 표현방법을 공부하고, 세이트의 기능 측정 ... ’을 출력하며 논리합이라 한다. 논리식으로 나타내면 다음과 같다.Z=A+B=A∪B◆ OR 게이트의 진리표와 회로기호는 다음과 같다.입력출력ABZ000011101111OR게이트의 진리표

리포트 | 6페이지 | 1,000원 | 등록일 2008.09.17

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ11주차. Project, Digital Watch Counter.실험 날짜2016. 11.21학번이름Professor조교 ... 3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 보수를 이용한 감산과 병렬 가감산기

가감산기)목적보수에 대해 이해하고, 보수를 이용한 감산을 안다. 이를 이용한 2진 병렬 가감산기와 BCD 병렬 가산기의 회로를 설계하여 실험한다. 실험한 회로의 동작이 올바른지 ... 확인하는 데 목적을 둔다.원리(배경지식)컴퓨터 시스템의 논리회로 기능을 살펴보면 대수적인 뺄셈이 불가능하므로 보수를 이용한 덧셈 방법에 의하여 뺼셈을 수행하는 방법이 사용되고 있 ... 컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:보수를 이용한 감산과 병렬 가감산기 (예비)실험일자:제출일자:예비보고서제목 및 목적제목보수를 이용한 감산과 병렬 가감산기(2진

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차예비

논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징 ... 으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정 ... (Conclusion)순차회로의 원리를 알고 순차회로의 기본 구성 요소인 래치와 또 그로 이루어진 여러 플립플롭들에 대한 이해가 필요한 실험이었다. 이를 통해 데이터 전송과 저장에 대한 개념을 알

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
DSP실험 lab2

적으로 처리하는 논리회로를 말 한다.2. 신호처리에 특화되어있다1.부동 소수점(Floating-point) 연산을 통합 해서 직접 데이터 형태로 처리한다. 높은 수준의 병렬 처리 ... < DSP 실험 - LAB02 >1. fixed point number는 2진법 표시의 데이터로, 가정 소수점의 위치를 고정하여 수치를 표시한 데이터이다. 반면에 floating

리포트 | 3페이지 | 1,000원 | 등록일 2016.09.20

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Post

Design @ 7-segment and Piezo Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
순서논리회로 1 플립플롭 예비보고서

■실험의 목적- 이번 실험은 순서논리회로 1: 플립플롭 이라는 실험이며, 순서논리회로의 기반이 되는 플립플롭의 동 작 원리를 살펴보고 전반적인 이해를 도모 하도록 하는 실험입니다 ... 하자면 4가지 종류가 있으며, 그 입력회로의 구성에 따라서 RS플립플롭, D플립플롭, T플립플롭, JK플립플롭 등으로 구분됩니다.■실험의 세부적인 이론 및 방향(1)RS 플립플롭 ... .■실험의 이론- 우선 실험의 이론을 살펴보자면, 플립플롭은 0과 1, 이 두 개의 안정된 상태를 출력으로 갖습니다.이 때 두 개의 출력은 항시 상반된 상태에 있으며, 한 쪽

리포트 | 1페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)4주차결과

신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz ... 위의 결과값을 통해 논리 회로를 만들어보면 1bit 감산기는 다음과 같다.나. module instance 설계 시 주의할 점앞서 4bit 비교기에서 있어서 맨 왼쪽 bit

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Verilog HDL

Pre-Lab Report- Title: Lab#03_Verilog HDL -담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개 ... & Basis of the assumption2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 ... 실험 순서나. Materials (Equipment’s, Devices) of this Lab다. Matters that require attentions3. Supposed

리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
디지털실험 2결과 논리 게이트

디지털 실험 결과보고서실험 2. 논리 게이트실험 결과실험 1.SN 7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=open 상태에 대하여 진리표를 작성하라.사진 ... =0A=1, B=open 일 때 Y=0B=open의 회로이다. 그냥 단자를 허공에 띄워놓았다.실험에서 측정된 결과를 보면 AND 소자의 특성대로 잘 측정된 것을 볼 수 있 ... 다. open했을 때는 0을 입력해 주었을때와 결과가 같았지만 왠지 파형이 조금 떨리는 것 같기도 하다.실험 2. 4입력 AND 게이트의 진리표를 작성하라.사진설명실험 2번의 회로이다. 1

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
PLC-곽정석

-기초전기전자실험PLC 실험학과(학부)기계공학부제출일자2013. 11. 21과목기초전기전자실험학번B201300186반A이름곽정석(1) PLC 언어의 종류에 대해 조사하시오 ... 기 위하여 Enable 신호를 입력(EN)과 출력(ENO)으로 가질 수 있다.- LD(Ladder Diagram : 래더 다이어그램)1)특징 : 회로도를 그대로 사용할 수 있는 구조이 ... 며, 형식은 회로도의 형식을 따른다. 즉, 기존 하드와이어 로직을 소프트웨어 형태로 입력하는 소프트와이어 방법을 사용한다. 래더 언어는 크게 릴레이 로직 명령 군과 데이터 처리

리포트 | 10페이지 | 1,000원 | 등록일 2016.06.06

다운로드 장바구니
디지털실험및설계 예비(플립플롭)

디지털 논리실험 및 설계#2 플립플롭 (예비)담당교수님 : 교수님제출일자 : 2015. 03. 23조 :학번 :이름 :1. 실험 이론순서논리회로에를 구성하는 기본소자이며, 흔히 ... 1비트의 정보를 저장하는 회로를 플립플롭이라고 한다. 플립플롭은 두 개의 안정된 상태를 출력으로 갖는다. 이때 출력 값이 상반된 상태에 있다. 종류에는 RS 플립플롭, D 플립플롭 ... , T 플립플롭, JK플립플롭 등이 있다.(1) 기본 RS 플립플롭기본적인 RS 플립플롭은 두 개의 NAND게이트로 회로를 만들 수 있다. 여기서 S와 R은 set과 reset

리포트 | 10페이지 | 1,500원 | 등록일 2015.12.05

다운로드 장바구니
반가산기 & 전가산기 예비보고서

과 목 : 논리회로설계실험과 제 명 : 반가산기 & 전가산기담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 3. 27논리회로 ... )는 이진수의 한 자리수 2개를 이용하여 합과 자리올림수를 연산한다. AND, OR, NOT의 세 가지 종류의 논리회로만으로 구성할 수 있다.(2) 전가산기전가산기(full adder ... 설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표AND, NOT, NAND, OR, XOR, NOR 게이트의 기호와 기본적인 동작 특성을 이해고, 실험을 통해

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털실험 3예비 2비트 전가산기

디지털 실험 예비보고서실험 3. 2비트 전가산기실험 목적1. 반가산기와 전가산기의 원리를 이해한다.2. 가산기를 이용한 논리회로의 구성능력을 키운다.이론2진 연산(Binary ... 의 2진 digit가산은 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어진다.반가산기(Half Adder)2진 덧셈을 살펴보면 2-입력(A,B)의 논리회로 ... gate)전원공급기, 함수발생기, 오실로스코프실험 방법1.다음 회로를 구성하고 진리표를 작성하라ABCS0000010110011110실험 1의 회로도와 시뮬레이션 결과이다. 1비트

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
디지털논리설계 카운터설계

디지털 논리 설계실험번호실험일시학번성명디지털시계1. 목 적(1)디지털시계를 논리게이트를 이용하여 디지털시계를 설계하고 구성한다.(2)디지털시계를 위해서 필요한 구성논리게이트 ... 은 디지털 시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보았고, J-K F/F과 논리 게이트를 이용하여 회로를 설계했다.MAXⅡPLUS를 이용하여 기본전인 논리 연산 ... 의 특징을 이해한다.(3)논리게이트를 이용하여 디지털시계를 설계함으로 설계의 개념과 설계 과정을 이해한다.2. 이 론?J-K 플립플롭?J-K플립플롭 의 진리표와 여기표?10진 카운터

리포트 | 10페이지 | 1,000원 | 등록일 2015.01.22

다운로드 장바구니
디지털실험 설계1 결과 7447소자의 등가회로 설계

디지털실험 결과보고서설계1. 7447소자의 등가회로 설계실험 결과아래의 PLA회로를 구성하고 그 기능이 7447소자(7세그먼트 디코더)의 등가인지 7세그먼트로 확인위의 회로 ... (7447소자에 입력을 준 실험 4번의 결과)위와 같은 결과를 나오게 하는 것이 이번 실험의 목표였다.고찰이번 실험은 디코더와 PLA, ROM 에 대해 이해하고 목적에 맞는 회로를 구성 ... 하는 방법을 익혀서 SN7447(BCD to 7-Segment 디코더)의 등가회로를 구성하는 실험이었다. 설계에는 디코더를 이용한 방법과 PLA를 이용한 방법이 있었는데 선 열결

리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)6주차결과

을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용 ... 되는 Switch, LED와 같은 주변 장치를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있 ... 해놓고 실험을 하였다.Ⅴ. 결론 (Conclusion)순차회로의 원리를 알고 특히 sipo를 이용하는 실험이었다. 지난번 실험이었던 invert bcd to excess-3를 응용

리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개 127 128 129 130 131132133 134 135 136 다음10개

파워링크

신청하기