"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 게임 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,541-2,560 / 4,272건

Quartus

이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어서 논리 합성을 한 다음 실제 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 디지털 ... 0. QuartusⅡALTERA사는 논리 회로의 설계와 시뮬레이션 기능을 지닌, 소프트웨어군 QuartusⅡ를 제공한다. QuartusⅡ는 하드웨어 기술 언어 설계의 분석과 합성 ... 에 설정하는 것을 가능하게 한다. 디지털 회로의 설계는 다양한 방법으로 진행할 수 있으나 주로 HDL(Gardware Description Language)을 사용한다. 그리고 HDL

리포트 | 1페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
전기전자 기초실험

find ways to solve them.시계를 만들 때 분, 초에 대한 클락을 조정하는데 여기서 오차가 생길 수 있다. 논리 회로 안에서 게이트를 지나며 딜레이가 발생해서 ... Pre - ReportDesigning Digital ClocksDepartmentYearStudent IDClassTeamName전기전자공학과22007142123thu1-5홍 ... 에 위의 표와 같이 디지털 시계를 표현 할 것이다.위와 같은 블록다이어그램은 우리가 원하는 바를 잘 표현하고 있다. (실험에서 시 단위와 오전/오후 표시를 실행하지는 않았다.)

리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
디지털실험 - 동기 및 비동기 카운터 회로 설계 결과레포트

◈설계 5차-설계결과-2조 2008065321권태영1. 설계 과정◈ 논리 회로도① 비동기 계수기 회로도② 동기 계수기 회로도2. 시뮬레이션 결과① 비동기 계수기② 동기 계수기3 ... 설계 실험은 비동기 및 동기식 계수기의 구조와 동작원리를 이해하여 16진 동기 계수기, 비동기 계수기를 설계하는 것이었다.회로도 비교적 간단하고, 실험도 어렵지는 않았는데, 이상 ... 이 있다.이에 반해 비동기식 카운터는 첫 단의 플립플롭에 클럭 신호가 인가되어, 이 첫 단 플립플롭의 출력이 다음 단의 플립플롭을 활성화 시키도록 되어 있는 회로를 말하며,동기식

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
4. 디코더,인코더 및 다중화기 역다중화기 7세그먼트 디코더

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목4디코더/인코더 및 다중화기 역자중화기, 7세그먼트 디코더실험 일자제출자 이름제출자 학번팀원 이름팀원 학번 ... Chapter 1. 관련 이론(Theoretical Background)1. 디코더(Decoder)디코더(decoder)는 N bit 2진 입력 코드를 2N개의 출력으로 변환하는 논리회로 ... ~9까지 10개이며 출력은 BCD코드에 대응하여 4개이다.3.다중화기(MUX, multiplexer)여러 개의 입력을 받아 그 중 하나의 입력만을 선택하여 출력하는 논리회로를 다중

리포트 | 9페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
[Flowrian] Register File의 Verilog 설계 및 시뮬레이션 검증

언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다.

리포트 | 13페이지 | 1,500원 | 등록일 2011.09.06

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

하는 핵심 기능을 포함한다.설계자 의도를 반영해 회로를 설계하는 논리회로형 반도체(FPGA:field-programmable gate array)에 비해 값은 싸지만 상품화하는 데 오랜 ... description language의 줄임말로써 FPGA에서 엔트리를 디자인 하는데 쓰이는 언어를 말한다. 다음은 wikipedia에서 찾은 VHDL의 한 예이다. 이 과정은 디지털 회로 ... hould design a complex digital circuit in verilog HDL, we are going to deal with a digital circuit

리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
디지털 시계 제작 정리

를 방전한다.⑧ +VCC : 전원 단자4) 7-segment display그림 7. 7-segment display그림 8. 7-segment display 데이터시트디지털 회로 ... 21디지털 시계 제작디지털 시계 제작요 약본 보고서에서는 최저의 저가로 주변에서 흔히 볼 수 있는 디지털 시계를 10진 카운터, 6진 카운터, 24진 카운터를 이용하여 손쉽 ... 게 설계해본다. 최저의 저가로 구입한 실험도구를 사용하여 진법 설정 방법을 이해하고 회로도와 같이 제작한 후에 직류전원공급기를 이용하여 7-segment display에 시계가 정상

논문 | 6페이지 | 3,000원 | 등록일 2015.05.25

다운로드 장바구니
기본논리회로 및 부울대수, 회로의 간소화 및 Exclusive OR회로

1.Title기본논리회로 및 부울 대수회로의 간소화 및 Exclusive OR회로2.Name3.Abstract1) 기본적인 논리 요소인 Gate(AND / OR / NOT ... / XOR 등)에 대하여 이해한다.2) 기본논리회로 제작을 통해 부울대수 공리 및 정리를 이해한다.3) K-map을 이용한 부울함수 유도 및 회로 최적화에 대하여 이해한다.4 ... 명제가 참인지 거짓인지를 논하기 때문에 논리대수라고 한다. 전화교환기 등의 통신분야 및 컴퓨터의 논리 회로에 응용되고 있으며, 불 대수를 이용하여 논리 회로를 설계할 경우 복잡

리포트 | 75페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
공학설계입문 최종보고서

되지만, 디지털 회로에서는 그다지 많은 종류는 사용하지 않는다.디지털 회로에서는 ON 아니면 OFF의 2치신호를 취급하기 때문에 트랜지스터의 증폭 특성에 대한 차이는 별로 문제가 되지 않 ... 는다.회로 기능은 대부분이 IC로 처리하는 경우가 많다.디지털 회로에서 트랜지스터를 사용하는 경우는 릴레이라고 하는 전자석 스위치를 동작시킬 때(릴레이는 구동전류를 많이 필요로 하기 ... 는 2SC1815이라는 것으로, 디지털 회로에서 흔히 사용한다. 여러 용도에 사용할 수 있으므로 몇 개씩 낱개로 구입하기보다는 200개가 들어 있는 팩으로 구입하면 경제적이

리포트 | 30페이지 | 2,000원 | 등록일 2010.12.05

다운로드 장바구니
A+ 기계공학 실험레포트

TTL-Logic 기초 실험? 위 실험데이터를 정리해서 제출 (#첨부:실험데이터 자료2부)? 실험정리(기본논리회로)? 실험정리(조합논리회로)- A와 B에 신호를 넣 ... Boole)이 기본적인 원리를 주창? 디지탈 컴퓨터에서 필요로 하는 기본적인 함수? 논리 대수라고도 함.? 2 진 변수와 논리 동작을 취급하는 함수? 변수는 "0"과 "1"의 두 값 중 ... 참일 경우에만 결과가 참- 논리합(OR)※ 두 가지 명제 중 하나만 참이어도 결과가 참- 논리부정(NOT)※ 명제를 부정하는 것? 논리 게이트- 논리 회로를 구현하는데 기본

리포트 | 10페이지 | 1,500원 | 등록일 2010.06.20

다운로드 장바구니
게이트 레벨 혹은 스위치 모델 dff (데이터 플립플롭)

게이트(혹은 스위치) 레벨 dff소개글Verilog HDL을 이용한 디지털 논리 회로 dff회로를Nand Gate를 이용한 게이트 레벨 회로 설계Pmos와 Nmos ... Transistor를 이용한 Switch 모델회로 설계위의 동작을 확인하기 위한 테스트 벤치 파일과 그 출력 파형상기한 내용으로 Verilog HDL을 이용하여 코딩 되었으며 모델심을 이용 ... )// 설명 :// 데이터 래치 회로`timescale 1ps/1psmodule dff_using_latch ( output q, input clk,d );wire n;dlatch_p

리포트 | 9페이지 | 5,000원 | 등록일 2012.07.27

다운로드 장바구니
e-비즈니스 3공통) 컴퓨터통신 프로토콜의역할과 기능을 잘 설명한 모형으로 OSI 7 Layer 모델의 각 프로토콜 계층의 명칭 그 역할에 대하여 간략히 설명하시오00

의 표준 처리를 수행하는 주체이고, 접속(Connection)은 응용 엔티티 간에 연결할 수 있도록 구성하는 논리적 통신 회선이며, 물리매체(Physical Media) : 물리적인 ... 는 서비스를 제공하기 위해 트랜스포트 층은 가상 회로의 구축, 유지 및 종료, 전송 오류 검출 및 복구 그리고 정보 흐름 제어의 절차를 제공한다.5) 5 계층 : 세션 층 ... 처럼 회선에 근거한 전통적인 프로토콜들이 아니라, 불연속적인 패킷들 내에 디지털 형태로 음성정보를 보낸다는 것을 의미한다. VoIP와 인터넷 전화기술의 주요 장점은 기존 IP 네트웍

방송통신대 | 6페이지 | 4,500원 | 등록일 2015.03.20 | 수정일 2015.03.30

다운로드 장바구니
[디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

의 논리 회로도와 코딩 소스는 다음과 같다.코딩 소스에서 설정된 각 게이트 x0, x1, a0, a1, o1의 역할을 논리 회로도를 통해 확인할 수 있다.full adder를 설계 ... full adder의 게이트 논리회로를 이미 설계하였으므로, 이번 실험에서는 게이트를 재설계할 필요 없이 32개의 포트 리스트 데이터만 정리하여 주면 된다.1-bit full ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
AND·OR·NOT 게이트 실험(예비보고서)

논리회로(Digital logic circuit)디지털 논리회로는 조합논리회로(combinational logic circuit)와 순서논리회로(sequential logic ... circuit)로 나눌 수 있다. 조합논리회로는 논리 게이트로 구성되는데, 논리게이트의 출력은 논리연산을 이용하여 적용된 입력의 값을 조합하여 결정된다. 조합논리회로는 일련의 부울식 ... 에 의해 논리적으로 규정될 수 있는 연산을 수행한다.반면에 순차논리회로는 비트 값을 저장하는 요소를 갖는다. 순차논리회로의 출력은 입력과 기억장치 요소에 있는 값의 함수이다. 다시

리포트 | 12페이지 | 1,000원 | 등록일 2010.05.16 | 수정일 2015.04.04

다운로드 장바구니
RS 플립플롭 실험 보고서

. 이론- 순서 논리회로란 입력신호의 순서에 따라서 동작 및 출력이 달라지는 논리회로를 뜻한다. 순서논리회로를 구성하는 기본소자는 플립플롭이다. 플립플롭은 두 가지상태 사이를 번갈 ... 말로 순서논리회로라고도 하는데 기계의 출력이 현재의 입력뿐만 아니라 그 이전의 입력도 고려하여 정해지는 논리회로라고 하는 말대로 기존의 입력 값도 현재 구하는 출력 값에 영향을 미침을 알 수 있었다. ... 디지털공학실험 리포트평 가실험제목 : RS 플립플랍‘11. 11. 04실 습 조 :4 조전 공 :기계시스템공학성 명 :200701947 이대현200701949 이동건1. 실험제목

리포트 | 7페이지 | 1,000원 | 등록일 2011.11.12

다운로드 장바구니
판매자 표지

1.Basic Gates[예비]

적으로 ‘L'상태가 입력되며, 스위치가 떨어져 있을 경우에는 저항을 통하여 디지털 회로에 확실하게 ’H'상태의 논리값이 입력된다.)이러한 스위치 입력회로에서 만약 풀업저항을 사용하지 않 ... 에 여러개의 논리회로의 출력을 한꺼번에 묶을 수 있다.) ② 위의 그림에서 여러개의 출력중에 단 1개라도 ‘L’상태이면 다음단의 입력은 ‘L'로 결정된다. 그러나, 이들 출력이 모두 ... - Boolean equation:- 위 식을 변형하면이 되므로NAND 게이트로 XOR 게이트를 구성할 수 있다. 회로는 아래와 같다.ABCLLLLHHHLHHHL5. open-collector

리포트 | 4페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
(컴퓨터의 이해/1학년공통)마이크로프로세서의 발전 과정과 컴퓨터 산업에 기여한 점 그리고 최신동향을 A4 용지 2페이지 이내로 자세히 서술하라.

프로세서의 정의마이크로프로세서란 하나의 칩 내에 기억, 연산, 제어장치 등을 구비하고, 기존의 범용 컴퓨터의 기능을 수행할 수 있도록 만들어진 다목적 프로그램 가능한 대용량 논리회로 ... 가지 디지털 기능을 수행하는 소자들을 조합해서 설계할 수가 있다. 이러한 설계 방식은 어떤 특수한 용도에 맞게 설계할 수 있는 장점이 있다. 그렇지만 CPU는 컴퓨터의 부품 중 ... 에서 광범위하게 사용되는 소자이므로 표준화된 하나의 집적회로로 설계하는 것이 유용할 수가 있다. 마이크로프로세서(MicroProcessor)는 한 개의 IC칩으로 된 CPU

리포트 | 4페이지 | 2,000원 | 등록일 2013.03.09

다운로드 장바구니
디지털 갑종지도안

을 모방하는 시스템이라 할 수 있다. 그래서 학생들이 불대수가 인간의 지식이나 사고 과정의 논리를 수학적으로 해석하는 이론이었으며, 이를 디지털 논리회로에 적용한 것임을 이해 ... 대영역중영역디지털논리회로Ⅲ. 불 대수1. 불대수와 논리게이트학과 : 학년: 반 : 번호: 성명:1. 부정 논리곱(NAND) 연산논리 기호논리 식진리표2. 부정 논리합(NOR) 연산 ... 안 및 학습 자료디지털 논리회로 학습자료●기타 논리게이트1. XOR 연산(Exclusive-OR)- 베타적-OR, EXOR 등으로도 표기- 두 입력 변수의 값이 서로 다른 입력일

리포트 | 24페이지 | 4,000원 | 등록일 2011.05.31

다운로드 장바구니
기본논리게이트결보&예보

COMPONENTS)의 작동방법을 숙달시킨다.3. 이론 : 디지털 시스템은 “1”과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이들의 논리연산에는 불대수가 사용된다. 불대수의 함수 ... 를 논리함수라고 부르고, 논리함수를 실현하는 전자적 스위치 회로를 논리회로라하며, 이 중 기본이 되는 간단한 것을 논리게이트 또는 단순히 게이트라 한다. 게이트는 AND, OR ... 1. 제목 : AND, OR, NOT 게이트 2. 목적 : AND 게이트, OR 게이트와 NOT 게이트의 동작 특성을 확인하고 여러가지 논리 소자들 (LOGIC

리포트 | 12페이지 | 2,000원 | 등록일 2010.10.04

다운로드 장바구니
Series and parallel diode configurations

반비례한다는 것이다.XYZ*************. AND Gate논리AND게이트진리표Logic Gate는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다.기본 Logic ... 1. 실험 목적 및 기초 이론1) 실험 목적직렬 및 병렬로 구성된 다이오드 회로의 해석 능력을 개발한다.2) 기초 이론? Threshold Voltage? Series ... 에서 빠지기 쉬운 전자가 이 접합 부분을 통과하지 못하게 된다. 이 부분을 공핍 영역이라 하는데, 여기에 생긴 전위차를 문턱전압이라고 한다.3. 직렬회로저항을 직렬로 연결한 회로

리포트 | 2페이지 | 1,000원 | 등록일 2011.05.20

다운로드 장바구니

이전10개 123 124 125 126 127128129 130 131 132 다음10개

파워링크

신청하기