"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 게임 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,441-2,460 / 4,272건

아주대 논회실 실험8 예비보고서

로 되돌아가는 것이다. 카운터라고 이름이 붙은 이유는, 클럭펄스를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이기 때문이다. 카운터가 카운트한 이진수나 이진화 십진수 ... 카운터에 비해 회로가 간단해 진다는 장점이 있으나 전달지연이 커진다는 단점이 있다.4) 비동기식 증가형 카운터: T 플립플롭을 사용해 비동기식 4비트 증가형 카운터를 만들 수 있 ... 형 카운터도 증가형 카운터와 마찬가지로, T플립플롭으로 만들기 된다.앞에서 봤듯이 증가형 카운터회로에는 값이 0000인 값에서부터 1111 값까지 LSB부터 1씩 증가하는 형태지만

리포트 | 5페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
인코더(Encoder) 레포트 실험&결과

디지털 회로 실험 일지조 조장 : 날짜 :조 원학 번이 름실험 주관자학 번 : 이 름 :실 험 내 용1. 인코더의 원리를 이해하고, 실험을 통하여 동작을 검증함.실 험 결 과1 ... 논리회로이다. 인코더는2 ^{n}개의 입력과 n개의 출력을 갖고 있으며, 출력은 입력값에 대응하는 2진 코드를 생성한다.실험 ) 그림과 같이 8×3 인코더 회로를 결선하고, 입력

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.04

다운로드 장바구니
디지털공학 동기식카운터

을 이해한다.◎ 사용기기1. 디지털 실험장치2. 함수 발생기3. Power supply4. IC ( 7476 2개, 7408 1개 , 7411 1개 )◎ 관련 이론비동기식 카운터 ... 는 최대 클록 주파수를 제한하게 되며 한 상태와 다음 상태 사이에 잠정적으로 중간상태가 존재할 수 있어 논리상의 오차를 발생하게 한다는 점에서 비동기식 카운터가 동기식에 비하여 불리 ... 하다. 이러한 점에서 동기식 카운터의 이점이 있는가 하면 구조상으로 회로가 복잡하다는 점에도 비동기식 보다 불리하다.◎ 실험 회로도동기식 Count-Up카운터 회로 설계동기식

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.07

다운로드 장바구니
디지털 시스템 실험

느낀점각 코드들의 특성을 파악할 수 있었고 1학기때 배운 카르노 맵등 회로를 구성하는데 필요한 내용을 다시한번 되새길 수 있었다.참고문헌디지털 시스템 실험 : 원리 응용 설계 (한빛미디어)http://www.beruberu.net/46- 블로그 ... 과목명디지털 시스템 실험제출일시2011.09.19분 반1담당교수전 공전자정보공학이 름제 목코드 변환기학습목표·BCD-3초과 코드 변환기에 대해 알아본다.·BCD-2421 코드 ... 의 BCD로 표현하고 이 값에 3이 더해 출력으로 나오는 회로이다.10진수BCD3초과A3A2A1A0E3E2E1E00

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
[Flowrian] 데이터 정렬 회로의 Verilog 설계 및 시뮬레이션 검증

시뮬레이션 검증- 데이터 정렬 회로 : 구조수준 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 4개의 8비트 정수를 정렬하는 본 문서의 회로는 5개의 모듈로 구성된다.- 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 1 비트 비교기 ... : Primitive Logic Gate로 구조수준 설계 및 시뮬레이션 검증- 8 비트 비교기 : 구조수준 설계 및 시뮬레이션 검증- 최소/최대값 탐지 회로 : 구조수준 설계 및

리포트 | 23페이지 | 2,000원 | 등록일 2011.09.12

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

① Oscilloscope 사용 방법을 익힌다.② IC type의 논리회로 소자인 TTL을 이용하는 방법을 익힌다.③ half adder와 full adder의 원리를 이해하고, 1-bit ... 개, 7432 칩 1개, 7486 칩 1개로아래의 논리회로도와 같은 1-bit full adder를 구현하였다.그러나 실제 실험 결과를 측정하는 과정에서 회로는 Input A(아래 ... 의 논리회로도에서는 Input X)와 Input B(아래에서는 Y), InputCin을 받아들이지 못하였고, 따라서 진리표에 따른 각 Input값에대한 Output을 측정할 수 없

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
아주대 논회실 논리회로실험 실험5 예비보고서

코딩(Decoding)디코더는 디지털 시스템에서 사용하는 2진수를 우리가 쉽게 인지할 수 있는 숫자나 문자로변환해 주는 소자이다. 2진수를 10진수로 바꿔주는 회로는 BCD to ... 나 10진수의 입력을 BCD, 2진수와 같은 코드로 변환 해주는 논리소자이다. 일반적으로 2n 개의 입력과 n개의 2진 출력을 가지고 있으며 출력은 입력 값에 대응하는 2진 코드를 생성

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[Flowrian] 십진수 네자리 뺄셈기 회로의 Verilog 설계 및 시뮬레이션 검증

기Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 십진수 뺄셈기 회로의 사양2. 전가산기의 Verilog 설계 및 검증3. 십진수 한 ... 본 문서에서는 이진수 덧셈기인 Ripple Carry Adder 회로를 변형하여 4자리 십진수 2개를 합산하는 덧셈기 회로를 설계한 후에 본 설계는 총 5개의 모듈로 구성된다.

리포트 | 29페이지 | 2,000원 | 등록일 2011.12.08

다운로드 장바구니
보고서2

LED만 on이를 통해 회로 정상 여부 판단3. 논리 프로브를 가변저항에 연결*저항값을 변화시키면서 hige와 low의 임계값을 찾아 기록*논리 임계값 : hige: low:*실험 ... 에는 하이와 로우 LED 모두 off 상태를 확인하였다.디지털 논리와 비교를 해보았을 때 약간의 차이가 있었다.< 디지털 논리 >실험 4남은 게이트 3,4번 NOT gate ... 하여 실험을 반복 하였다.디지털 멀티미터와 오실로스코프와 값의 차이는 약간 있었다.실험순서입력 논리 레벨(3번 핀)출력 논리 레벨(4번 핀)논리 레벨(5번 핀)논리 레벨(6번 핀)6Vin

리포트 | 9페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
[논리회로설계실험]논리회로설계실험 제 9장 Encoder와 Decoder

는 [그림 9-3]과 같고, 논리회로는 [그림 9-4]와 같다.[그림 9-4] 10진 to BCD Decoder 논리회로3. 사용 기자재 및 부품?논리실험기 (Digital Logic ... 고, 논리회로는 [그림 9-2]와 같다.[그림 9-1] 10진 to BCD Encoder⒜ 블록도10진 to BCD EncoderInputOutput10진수BCD CodeABCD000 ... *************0011401005010160110701118100091001⒝ 진리표[그림 9-2] 10진 to BCD Encoder 논리회로⑵ 디코더(Decoder

리포트 | 8페이지 | 2,000원 | 등록일 2005.04.09

다운로드 장바구니
VHDL을 이용한 Digital clock설계

※ Sequence of Mode_1: Clock ➡ Date ➡ Timer ➡ Alram① Clock: s_1~s_2 : Express times_3~s_4 : Express minutes_5~s_6 : Express secMode2(setting): Push the..

리포트 | 20페이지 | 1,000원 | 등록일 2010.12.13

다운로드 장바구니
기초전자회로실험 - 디지털 시계

1.조 구성원2.Project명디지털 시계3.Project goal디지털시계의 논리회로를 이용해 회로도에 대한 기본적인 지식습득과 직접 회로를 구성함으로서 차후에 보다 복잡 ... .Project plan1주차 주제선정 및 제안서 작성2주차 회로구성에 따른 기기구입및 각 기기에 대한 특징 파악.3주차 회로논리구성 파악 및 직접 회로도 구성LSI를 사용한 디지털 스톱워치1 ... 한 회로구성에 도움이 되고자 한다.4.Main Subject & Basic Theory디지털 시계의 구성디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯

리포트 | 10페이지 | 3,000원 | 등록일 2011.04.25

다운로드 장바구니
[Flowrian] 십진수 네자리 덧셈기 회로의 Verilog 설계 및 시뮬레이션 검증

기 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 본 문서에서는 이진수 덧셈기인 Ripple Carry Adder 회로를 변형하여 4자리 십진수 2개를 합산하는 덧셈기 회로를 설계한다. 본 설계는 총 3개의 모듈로 구성된다.

리포트 | 18페이지 | 1,500원 | 등록일 2011.09.26

다운로드 장바구니
부산대학교 컴퓨터프로그래밍 중간고사 요점정리

바퀴 이용. 8자리 덧셈- Mark Ⅰ : 1944년 맨체스터 대학. 최초로 프로그램 저장. 전기 디지털 컴퓨터- 제 1세대(1945~1956)→ 에니악(1946): 18,000개 ... )→ 직접회로(잭). 컴퓨터의 크기 작아짐. 운영체제 널리 사용되어 한 컴퓨터에서 여러 개의 프로그램을 동시에 돌림- 제 4세대(1971~1980)→ 대규모 직접회로(LSI). 4004칩 ... (198심장 : 전체 시스템 동작의 제어, 산술 및 논리 동작의 수행, 데이터 저장과 판독?L1 캐쉬 : CPU 코어 내, L2 캐쉬 : CPU 코어 밖 다이안?Hard Disk

리포트 | 4페이지 | 1,000원 | 등록일 2014.07.11

다운로드 장바구니
설계실습 10. 4-bit Adder 회로 설계

와 해석에 응용3디지털 시스템부울 대수의 사용디지털 시스템에서의 전압레벨 표현 5V :2진 숫자(binary digit) 2V 1, 0으로 표현 0.8V 0V 부울 대수는 논리회로 ... 11. 12설계실습 10. 4-bit Adder 회로 설계아날로그 및 디지털 회로1목 차1부울 대수2디지털 시스템34-bit Adder (74LS83)4설계실습 계획2부울 대수부 ... 울 대수의 정의인간 추론 영역에서의 논리: 어떤 조건(conditions)이 전제(premises)가 참(true)인가 거짓(false)인가에 따라 판단하는 기능. 이러한 논리기능

리포트 | 13페이지 | 1,000원 | 등록일 2010.11.12

다운로드 장바구니
[Flowrian] 신호등 제어 회로의 Verilog 설계 및 시뮬레이션 검증

: RT 수준 Verilog 설계 및 시뮬레이션 검증- 최상위 신호등 제어 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 16페이지 | 1,500원 | 등록일 2011.10.03

다운로드 장바구니
[디지털 설계 및 언어]HDL소스(각종 레지스터와 카운터)

1)비트 레지스터-HDL코드module Reg_4_bit_beh (A3, A2, A1, A0, I3, I2, I1, I0, Clock, Clear); output A3, A2, A1, A0; input I3, I2, I1, I0, Clock, Clear; reg ..

리포트 | 20페이지 | 3,000원 | 등록일 2010.12.08

다운로드 장바구니
전자공학실험1 결과(4장)

전자공학실험1- 결과보고서 -[4장. 논리게이트의 특성 및 연산회로]실험① 그림 4.7과 같이 회로를 구성하고, 0V와 5V의 값을 갖는 1kHz 구형파를 입력에 연결하라. 입력 ... 와 같이 입력이 5V (HIGH)이면 출력이 0V (LOW)가 출력되고 입력이 0V(LOW)이면 출력이 5V (HIGH)로 출력이 되었다. 따라서 입력전압과 출력전압의 논리값이 반대 ... 을 수 있어서 좋았다.② 그림 4.7의 회로에 입력으로 그림 4.9와 같은 삼각파를 연결하라. 입력 전압를 오실로스코프의 Horizontal(X)단자, 출력 전압를 Vertical(Y

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
post8

에서는 각 디지털 신호레벨마다 하나씩, 두 종류의 위상이 사용된다.회로보드에서는 디저털 기저대 신호와 반송파인 사인파를 평형 변조기에서 합하여 PSK신호를 만들어 낸다. 이 때 0도 ... 이 름 : 김연실조 원 : 김유미1. 목적PSK신호의 생성 원리와 반송파 동기에 대하여 알아본다.2. 실험 내용PSK는 각 디지털 신호마다 반송파 신호의 위상에 구분을 두어 변조 ... 를 하는 방식이다.Figure 1. (신호 생성 과정)오실로스코프의 채널1 프로브를 인코딩의 회로블럭 sync에 연결하고 offset다이얼과, bal을 조절한다. 채널1을 NRZ

리포트 | 4페이지 | 1,000원 | 등록일 2012.01.26

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

되어 이상 징후를 확인해 보기로 하였다.[HALF ADDER]HALF ADDER는 두 개의 기본 게이트로 구성된 디지털회로이다. 입력에 따라 출력은 C(carry값)과 S(sum값 ... egment로 출력하는 디지털 회로를 설계한다.실험결과[작성코드 & 코드설명]1. BinaryToBCD 1의자리module binarytoBCDof1(O,A,B,C,D);output ... egment로 출력하는 디지털 회로를 설계한다. 한번에 Binary to 7Segment를 설계할 수 없어서 Binary to BCD 변환과 BCD to 7segment를 각각 만들

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니

이전10개 118 119 120 121 122123124 125 126 127 다음10개

파워링크

신청하기