"논리게이트소스"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로설계실험 논리회로 충북대 전자 편입 전전설3 컴활 1급 컴활2급 mosfet 3n187 멀티플렉서 jfet 바이어스회로 실생활

판매자 표지는 다운로드시 포함되지 않습니다.

"논리게이트소스" 검색결과 201-220 / 240건

8086, MC68000, z-80 각 CPU사양

는 산술 논리연산의 중심이 되며, 입출력 명령에 주로 사용되고, CPU 연산부의 가장 핵심이다. 예를 들면 곱셈, 나눗셈, 변환 명령어들은 AX의 사용을 가정한다 또한 어떤 명령어 ... : BX는 주소지정을 확장하기 위해 인덱스(INDEX)로서 사용될 수 있는 유일한 범용 레지스터이기 때문에 베이스 레지스터로 알려져 있다. 산술 및 논리 연산에 사용되기도 하지 ... 비 경우에 “1”에 세트그 이외의 경우, N플래그는 “0”에 클리어 된다.⑤ X : 비트 4가감산, 니게이트, 시프트 등에서 캐리 비트와 똑같이 변화하며 “1”에 세트한다.데이터

리포트 | 32페이지 | 3,000원 | 등록일 2007.06.07

다운로드 장바구니
[공학]컴퓨터 구조 정리

- 차 례 -제 1장 범용기계□ 범용기계□ 사용자 관점□ 기계어/어셈블리어 프로그래머의 관점□컴퓨터 구조 설계자의 관점□ 논리 설계자의 관점□ 컴퓨터의 역사제 2장 기계,기계어 ... ,디지털 논리□ 컴퓨터의 분류와 컴퓨터의 명령어□ 컴퓨터 명령어 집합□ SRC의 비형식적 기술□ RTN을 이용한 SRC의 형식적인 기술□ RTN을 이용한 어드레싱 모드 기술 ... □ 레지스터 전송과 논리 회로제 3장 몇몇의 실제 컴퓨터들□ 컴퓨터의 특징과 성능□ RISC대 CISC□ CISC 마이크로프로세서□ RISC 구조제 4장 프로세서 설계□ 설계절차□ SRC

리포트 | 15페이지 | 1,000원 | 등록일 2006.12.10

다운로드 장바구니
[반도체]최신반도체기술 & 웨이퍼생산

접합 기술(Wafer Bonding Technique) 란- 웨이퍼 접합은 CPU, DSP와 같은 논리소자와 메모리 또는 논리소자와 아날로그 부품, 다양한 통신용 칩과 RF부 품 ... 으로 기대됨- 산화물과 금속박막을 최대한 얇게 쌓을 수 있다는 특징? 게이트 산화막 기술 (Gate Oxide Formation)- 실리콘 기술이 발전함에 따라 MOS 트랜지스터 ... 의 채널의 길이가 점점 짧아지고 이에 따라 게이트 산화막의 두께 도 점점 얇아 지고 있는데 이와같이 초미세 두께의 게이트 산화막을 형성시키는 기술? 실리콘 이중막 기술(SOI

리포트 | 3페이지 | 1,000원 | 등록일 2005.11.28

다운로드 장바구니
OSI 7 Layer와 계층별 장비

, FDDI, ATM, IEEE 802.5/802.23) 네트워크층이 계층은 양단 간의 패킷 전송을 정의한다. 네트워크 계층은 어떠한 단말이라도 식별이 가능할수 있도록 논리적인 주소 ... 이 추가된다면, 그 워드프로세서는 OSI7계층을 구현해야한다.-예 : telnet, HTTP, FTP, www브라우저, NFS, SMTP게이트웨이, SNMP, X.400, 메일 ... 투명 브리지(Transparent Bridge)와 소스 루트 브리지(Source Route Bridge)로 나뉨Transparent Bridge- 수신된 프레임은 일단 버퍼

리포트 | 8페이지 | 1,500원 | 등록일 2009.03.31

다운로드 장바구니
[논리회로]멀티플렉서와 디멀티플렉서

(Multiplexer)멀티플렉서는 여러 곳의 소스로부터 입력되는 데이터(디지털 정보) 중에서 하나를 선택하여 하나의 출력 단으로 보내는 장치이다. 이를 위하여 기본적인 멀티플렉서는 여러 개 ... 인가를 결정한다.그림 7.1은 4×1라인 멀티플렉서를 논리기호로 나타낸 것이다. 4개의 입력 데이터 중 하나를 선택할 수 있도록 하려면, 두 개의 선택 비트(select bit ... ×1 MUX의 진리표{입 력출 력S1S200D001D110D211D3이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택된 입력 데이터와 같

리포트 | 7페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[컴퓨터 공학]IPv6 도입과 동향

Header, 8비트) 홉 리미트(Hop Limit, 8비트) 소스 어드레스(128비트) 도착지 어드레스(128비트)2. IPv6 프로토콜 구조와 IPv4와의 비교헤더 규격 ... 의 시스템(호스트 또는 라우터)에서 IPv4와 IPv6 프로토콜을 동시에 처리하는 기술 듀얼스택을 지원하는 시스템은 물리적으로 하나의 시스템이지만 논리적으로 IPv4와 IPv6를 지원 ... 서버에 접속할때 사용되며, IPv4/IPv6 네트워크 간의 게이트웨이에 사용하는 기술 어떤 계층을 거쳐서 변환하는지에 따라서 헤더변환방식, 수송계층 릴레이 방식, 응용계층 게이트

리포트 | 18페이지 | 1,500원 | 등록일 2005.12.22

다운로드 장바구니
pMOS, nMOS, CMOS 속도 및 전력비교

다. MOS는 금속 산화막 반도체 의 약자로서반도체 표면에 산화막을 형성하고 절연물로 그 막 위에 금속을 부착한 구조를 말한다.산화막에 의해 전류 통로로부터 절연된 게이트 전극 ... 에 전압을 인가하여 소스 전극과 드레인 전극 간에 전류 통로를 제어함으로써 동작하는 트랜지스터를 MOS트랜지스터라고 한다.이와 같이 MOS는 MOS트랜지스터나 MOS형 집적 회로 등 ... 으로 되어 있어 입력이 1일 때는 N이 turn on되어 출력은 LOW가 되고 입력이 0이 되면, P가 turn on되어 출력은 HIGH가 된다.④MOS 논리회로금속 산화물 반도체 트랜

리포트 | 18페이지 | 2,500원 | 등록일 2007.12.13

다운로드 장바구니
FPGA, Xilinx ISE 7.1i 로 주무르기

화와 논리 시뮬레이션 구현은 설계 작업에 있어 매우 중요한 역할이 되었다. 그 역할의 핵심에 HDL언어 기반의 FPGA가 있다. 이 논문에서는 FPGA를 이용하여 어떤 방식으로 회로 ... 회로(LSI)의 등장으로 설계자들은 단일 칩 위에 수천 개의 게이트들을 넣을 수 있었다. 이 때부터 설계 작업은 매우 복잡해지기 시작했고, 설계자들은 이 작업들을 자동화해야 할 ... 레이아웃의 자동적인 배치와 배선을 하는 것은 이미 유행이 되었다.위와 같이 설계 작업이 매우 커지고 복잡해진 관계로 논리 시뮬레이션은 설계 작업에 있어 중요한 역할을 하게 되

리포트 | 4페이지 | 2,000원 | 등록일 2007.10.25

다운로드 장바구니
[컴퓨터] 중앙처리장치(CPU)

되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치(sequence logic unit)에 의해 통제된다. 연산장치 내에서 곱셈 ... 웍스테이션의 주기억장치 크기는 8~32메가 바이트이라면 캐시 기억장치의 크기는 64~256킬로바이트이다.- ALU(arithmetic logic unit) 산술 논리장치 :컴퓨터 ... 의 중앙처리장치(CPU)의 한 부분으로서, 덧셈,뺄셈 등의 산술연산과 AND,OR 등의 논리연산이 이루어지는 곳2. 중앙처리장치(CPU)의 세 가지 핵심모듈2-1) 핵심모듈 3가지

리포트 | 5페이지 | 1,000원 | 등록일 2005.07.19

다운로드 장바구니
[회로설계] CMOS 회로설계

)OFFp-channel : 게이트에 전압을 가하지 않을 때 ON(1)이 되며 전압 인가시 OFFⅣ.CMOS 논리-게이트 회로4.1 기본구조CMOS 논리회로는 사실상 CMOS 반전기 ... 논리 게이트는 두 개의 네트워크에 의해 구성NMOS 트랜지스터로 이루어진 풀-다운 네트워크.PMOS 트랜지스터로 이루어진 풀- 업 네트워크.4.2 동작설명두 개의 네트워크는 여러 ... 이 가능하며 열파괴의 걱정도 없다.전압의 변동이 있더라도 출력해야 하는 논리값이 틀릴 확률이 거의 없다.1) CMOS 특징.(1) CMOS 논리회로가 바이폴라 논리회로보다 훨씬 적

리포트 | 18페이지 | 2,000원 | 등록일 2002.12.10

다운로드 장바구니
[정보통신] LAN 장비

LAN 장비네트워크 어댑터 리피터 허브 브리지 라우터 게이트웨이 LAN 스위치네트워크 어댑터1) 명칭 Network Interface Card, Network Interface ... 고 네트워크를 더 효율적으로 이용하기 위해 개발된 장치 브로드캐스트 패킷은 필터링 안됨브리지브리지 종류(거리상) 로컬 브리지 리모트 브리지 브리지 종류(기능상) 소스 경로 브리지 여러 개 ... 넷A서브넷B서브넷CWAN게이트웨이제7계층 기능 지원 사용하는 매체나 각종 프로토콜이 일치하지 않는 서로 다른 네트워크 구조를 사용하는 네트워크 사용자 끼리도 통신을 할 수 있

리포트 | 31페이지 | 1,000원 | 등록일 2005.05.28

다운로드 장바구니
[논리회로] 멀티플랙서와 디멀티플랙서

제목 : 7. 멀티플렉서와 디멀티플렉서【기본이론】1. 멀티플렉서(Multiplexer)데이터 선택회로(data selector)라고도 하며, 여러 곳의 소스로부터 입력되는 데이터 ... 이 된다.〔4×1 MUX 진리표〕입 력출 력(입력데이타)S1S000D001D110D211D3이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택 ... 서는 각 AND게이트에 대해 하나씩 2n개의 입력선을 첨가함으로써 n×2n디코더로 구성된다. AND게이트의 출력은 단일 OR게이트에 인가되어 1선로의 출력을 이루게 된다. 멀티플렉서

리포트 | 6페이지 | 2,000원 | 등록일 2003.08.14

다운로드 장바구니
Embedded System, OS 임베디드 시스템

자극에 예측 가능한(predictable) 방식으로 반응. Timeliness : 열악한 환경하에서도 데드라인(deadline)이내에 논리적으로도 정확한 출력 값을 산출해 내는 것 ... 하여 설계 각 칩에 해당되는 회로를 각각의 IP(Intellectual Property 또는 지적재산권)로 확보해서 한 개의 칩으로 설계 수백만 게이트 급의 칩CPUMPEG2 ... , pSOS와 같은 전용 실시간 OS는 2001년을 기점으로 점차 시장 점유율이 하락하고 있음(IDC, 2001) 현재 임베디드 시스템의 다기능화 추세로 MS의 WinCE와 공개 소스 기반

리포트 | 28페이지 | 2,500원 | 등록일 2008.09.20

다운로드 장바구니
[분산 방화벽] 분산 방화벽

었다는 측면과 응용 프로그램자체를 변형하지 않아도 내부/외부 네트워크 사이에 존재하는 게이트웨이 단에서 모든 패킷을 투명하게(transparent) 제어할 수 있다는 편리성이 가장 큰 역할 ... 을 했다고 할 수 있다.하지만 2000년 이후, 점차 내/외부 네트워크의 불분명화, 네트워크의 고속화, 복잡한 네트워크 환경등으로 인해 게이트웨이 한곳에서 모든 공격을 막 ... 공격들을 모두 게이트웨이 방화벽 God box 의 역할을 하면서 막아주길 원하지만 구조적인 특성상 쉽지 않다.1990년대의 방화벽이 access control list, s

리포트 | 5페이지 | 2,000원 | 등록일 2004.12.18

다운로드 장바구니
[디지털공학] 디지털공학실험-1

예비 보고서(1) 부록에 있는 7400, 7402, 7404, 7408, 7432, 7486의 데이터 표를 보고 다음 물음에 답하여라.1 논리게이트 AND, OR, NAND ... 개의 FET게이트 입력 전압이 모두 낮아지게 된다. 이때, p-채널 FET의 소스에 대한 게이트의 전압차가 -VDD가 되어 p-채널은 켜지게 되며, n-채널 FET의 경우 ... 에는 소스에 대한 게이트의 전압차가 없으므로 꺼져 출력이 VDD가 된다. 마찬가지로 NOT 게이트의 입력이 높은 준위가 되며, p-채널 FET가 꺼지고, n-채널 FET가 켜져 출력이 낮

리포트 | 6페이지 | 1,000원 | 등록일 2002.09.08

다운로드 장바구니
[컴퓨터 구조] VHDL을 이용한 4bit ALU 설계

출력값 확인3. 결론1. 서론-. 4-bit ALU : 산술 연산기(Arithmetic circuit)와 논리 연산기(Logic circuit), 그리고 멀티플렉서(MUX ... )를 이용하여 산술연산과 논리 연산을 선택 적으로 모두 실행할 수 있도록 설계된 회로이다.2. 본론1) 4-bit Arithmetic Logic Shift Unit의 설계(1) 4-bit ... Logic Diagram-. 4-bit logic circuit은 논리연산기로 ALU에서 논리연산을 수행할 때 사용된다. 위의 MUX앞에 보여지는 OR, AND, XOR, NOT

리포트 | 10페이지 | 1,000원 | 등록일 2005.06.01

다운로드 장바구니
[논리회로] 멀티플렉서와 디멀티플렉서

(Multiplexer)멀티플렉서는 여러 곳의 소스로부터 입력되는 데이터(디지털 정보) 중에서 하나를 선택하여 하나의 출 력단으로 보내는 장치이다. 이를 위하여 기본적인 멀티플렉서는 여러개 ... 의 선택선으로 구성되어 있는데, 이 선택선의 비트 조합 에 의하여 어느 입력이 선택될 것인가를 결정한다.그림 7.1은 4×1라인 멀티플렉서를 논리기호로 나타낸 것이다. 4개의 입력 ... 되면 D3이 데 이터 출력선으로 출력된다. 표 7.1은 이와 같은 동작을 정리한 것이다.이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택된 입력

리포트 | 2페이지 | 5,000원 | 등록일 2002.11.06 | 수정일 2017.02.21

다운로드 장바구니
[컴퓨터구조, 컴퓨터구성] 우선순위입터럽트, DMA, 입출력프로세스

되며, 낮은 순위의 인터럽트가 서비스 받을 동안 높은 순위의 장치가 인터럽트 요청 가능하다. 4개의 인터럽트 소스를 갖는 우선순위의 논리회로 그림이 다음과 같다.(그림3)각각 ... IEN ← 0 더 이상의 인터럽트를 금지Go to fetch cycle? 우선순위 인터럽트? 인터럽트 발생 소스의 탐색과 우선순위 시스템CPU에 부착된 여러 입출력 장치 중 어느 장치 ... 은 인터럽트가 발생했을 때 가장 높은 우선순위의 인터럽트의 소스부터 차례로 검사하여 소스를 찾아낸 후, 그 소스에 해당하는 서비스 루틴을 수행한다. 소프트웨어 적으로 구현하므로, 하드웨어

리포트 | 12페이지 | 1,000원 | 등록일 2004.12.07

다운로드 장바구니
[인터넷] 인터네트워킹 기술

위한 중요한 요소로, 네트워크에서 유일한 호스트가 될 수 있도록 모든 컴퓨터들은 하나의 고유한 어드레스를 갖습니다. 그러나 이 논리적인 주소는 (IP버전 4) 충분하지 않고, 인 ... 사이에서 데이터를 저장하고 전송합니다..멀리프로토콜 라우터가 계층 3의 기능을 수행하여, 상이한 네트워크에서 패킷을 전송합니다..수송계층게이트웨이가 계층 4의 기능을 수행 ... 하여, 바이트 스트림을 전송합니다..응용계층게이트웨이가 계층 4 이상의 기능을 수행하여, 네트워크를 연결합니다.{그림 8.4 이종 네트워크 시스템의 연계(interconnection)일반

리포트 | 11페이지 | 1,000원 | 등록일 2004.07.06

다운로드 장바구니
[인터넷 보안]해킹과 인터넷 보안

프로그램으로 아주 대중적인 해킹툴중에 하나이다.③ IP Spooning인터넷 프로토콜인 TCP/IP의 구조적 결함, 즉 TCP 스퀀스 번호, 소스라우터의 소스 주소를 이용한 인증 ... 으로 하는 프로그램으로서 "서버" 라고도 하며, 이 프로그램이 타겟 컴퓨터에 깔려 있어야만 해킹툴 로 침투를 할 수 있다.⑦ Logic Bomb(논리폭탄)프로그램에 어떤 조건을 넣어주 ... 하여 수용, 거부, 수정하는 능력을 가진 보안 시스템을 말한다. 외부 인터넷과 조직 내부의 전용통신망 경계에 건물의 방화벽과 같은 기능을 가진 시스템, 즉 라우터나 응용 게이트웨이

리포트 | 8페이지 | 1,500원 | 등록일 2005.05.08

다운로드 장바구니

이전10개 3 4 5 6 7 8 9 101112 다음10개

파워링크

신청하기