"논리게이트소스"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로설계실험 논리회로 충북대 전자 편입 전전설3 컴활 1급 컴활2급 mosfet 3n187 멀티플렉서 jfet 바이어스회로 실생활

판매자 표지는 다운로드시 포함되지 않습니다.

"논리게이트소스" 검색결과 181-200 / 240건

VHDL-Pre lab - FF and S-P conversion !! (A+리포트 보장)

-bit등– 순차논리회로의 예• 계수기 (Counter), 레지스터 (Register), 플립플롭 등.• 기본 구성 회로– 래치(Latch)– 플립플롭(flip-flop)2> 래치 ... : 게이트(클럭)입력, 동기식 동작, 클럭 시점에 동작- S-R : 셋-리셋, S,R 동시 활성화 금지- D: 데이터 획득, 입력단자가 1개로 간단, 입출력단자- J-K : S-R ... 되지만 래치는 T단자가 액티브일때 값은 통과해 버리고 네가티브일때 직전의 값을 유지한다. D 플립플롭으로 만들어진 논리 집적회로는 프리셋과 클리어 단자가 있는것도 있다.* J-K

리포트 | 19페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
디지털전자실험 - 멀티플렉서(Mux)

= 0)이 입력되면 입력데이터 중에서 D0 이 데이터 출력선으로 출력된다. (그 이유는 위 회로의 AND 게이트의 논리에 의해 Y = D0S1S0 이므로 유일논리에 의해 모두 ... 을 OR 게이트로 묶으면 전체의 출력식은 다음과 같다.Y = D0S1S0 + D1S1S0 + D2S1S0 + D3S1S0위의 식은 OR 논리의 다중논리에 의해 어느 하나라도 HIGH ... 디지털회로 실험 결과 보고서목적 : 조합(combinational) 논리회로의 기본 소자인 멀티플렉서(multiplexer)의 동작 원리를 이해하고 실험을 통해 확인한다.필요

리포트 | 5페이지 | 2,000원 | 등록일 2009.01.30

다운로드 장바구니
판매자 표지

VHDL 설계-encoder

한다. 그림 (b)는 83 encoder를 나타낸 것인데, 보는 바와 같이 OR 게이트로 구성된다. 또한 8개의 수에 대해 각각의 입력이 필요하므로 8개의 입력이 있어야 하며, 그에 대응 ... _logic (디코딩 된 값 중 입력값(num)에 해당하는 논리값(‘0’, ‘1’) 반환)4) Process - Architecture내부에서 정의되어 신호 및 변수들을 처리 ... 을 검증하기 위해 이에 해당하는 데이터를 추가적으로 입력하였다. 또한 각 bit에 대해 우선권을 가지고 동작하는지를 검증하기 위해 이에 해당하는 데이터 또한 입력하였다.4. 소스

리포트 | 15페이지 | 2,000원 | 등록일 2012.07.12

다운로드 장바구니
트랜지스터 응용 회로 실험(2)(예비)

소스 회로라는 명칭은 2-포트 회로망으로 이 회로를 고려할 때, 접지된 소스 단자는 게이트와 소스 사이의 입력 포트와 드레인과 소스 사이의 출력 포트 둘 다에 공통이기 때문에 생기 ... 은 전압 준위를 가지는 논리 반전기로 사용될 수 있다.o MOSFET을 증폭기로 동작시키기 위해서는 위의 오른쪽 그래프에서 확인할 수 있듯이 Saturation 영역을 이용 ... 한다. 나머지 두 영역, Cut Off 영역과 Triode 영역은 전위차를 이용하여 Digital 논리 회로에 이용된다.2. Common Source Amplifier(with

리포트 | 13페이지 | 2,000원 | 등록일 2009.07.08

다운로드 장바구니
기본 논리 게이트 설계 실험

논리 게이트의 실험 결과를 표로 정리하면 다음과 같다.< 표 7 - 3 >ABA ? B000010100111< 표 7 - 4 >ABA + B000011101111< 표 7 - 5 ... . 실제의 사용에서 AND, OR 게이트보다 NAND, NOR게이트가 더 많이 사용되는 이유에 대하여 조사하시오.- 실제의 논리 회로의 설계에서는 AND나 OR보다 NAND나 NOR ... ※ LED 양단으로 전압차가 생기면 전류가 흐르기 때문에 불이 들어온다. 그것을 통하여 LED 의 불이 켜짐과 꺼짐을 분석해 보면, 게이트들의 특성들을 알아볼 수 있었다.※ 각

리포트 | 6페이지 | 1,500원 | 등록일 2007.10.11

다운로드 장바구니
[회로](디지털 공학 실험) 기본 논리 게이트

1.제목-기본논리게이트2.목적> 기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대해 실험을 통해 학습한다.3.이론> 게이트 ... 연산에는 부울 대수가 사용된다. 부울대수의 함수를 논리함수라고 부르고, 논리함수를 실현하는 전기적 스위칭 회로를 논리회로라 하며, 이 중 기본이 되는 간단한 것을 논리게이트라고 ... 한다. 기본적인 논리게이트에는 NOT, AND, OR, NAND, NOR, XOR등이 있다.1)NOT게이트> NOT게이트는 인버터(inverter)라고도 하며 입력신호에 반전신호

리포트 | 8페이지 | 1,000원 | 등록일 2006.03.15

다운로드 장바구니
전가산기(회로, VHDL)

디지털논리 조별레포트디지털 논리- 전가산기 VHDL로 구현 -과목명 : 디지털논리교수님 : 김명규 교수님학 과 : 컴퓨터정보공학과조 원 : 2001122 박재영2006122148 ... 송정호2007122 전명우제출일 : 2008.04.14.디지털논리- 조별 레포트 -/Problem. 전가산기(Full adder)를 VHDL로 구현.■ 문제 개요전가산기(Full ... + XY따라서 전가산기는 2개의 반가산기와 1개의 OR게이트를 이용하여 완성할수 있다.▶전가산기(Full adder)의 회로도회로도는 maxplus2를 이용하여 그린다. 위의 회로도

리포트 | 7페이지 | 1,500원 | 등록일 2008.06.06

다운로드 장바구니
인터넷보안 기본 사항 및 종류

보안 기본 사항 및 종류차 례System 보안이란? Firewall Firewall의 구축형태 VPN VPN 필요성 VPN 서비스 특성 및 장점 IDS IDS의 장점 데이터 소스 ... 터넷 프로토콜(IP)로 접속되어 있는 네트워크를 불법적인 침입으로부터 보호하기 위하여 게이트웨이에 설치되는 접속 제한. 인터넷에서는 한쪽 방향의 접속이 가능하면 역방향의 접속도 가능 ... 게 수정될 수 있다. 이것은 금방 감당하지 못할 정도로 되어 좋지 않다 (과다한 호스트, 과다한 복잡한 규칙, 확인이 어려움). 어떤 (오래된) 라우터들은 소스 라우트된 패킷들을 제대로

리포트 | 27페이지 | 1,500원 | 등록일 2008.02.04

다운로드 장바구니
삼성전자 반도체사업부(SYSTEM.LSI, Memory) 기술면접(PT면접)용 대비 자료모음

을 N□ 논리게이트□ DRAM(Dynamic Random Access Memory)- Dynamic은 메모리칩이 데이터를 기억하기 위해서 일정한 시간 안에 매 비트를 refresh ... - nduced barrier lowering : DIBL )- 채널이 짧은 경우 드레인 전압이 소스의 공핍영역에 영향을 주어서 소 스접합의 장벽이 감소하여 소스의 전자가 채널속 ... 으로 쉽게 침투하여 드레인 전류는 더 이상 게이트 전압으로 제어할 수 없게 된다. 심한 경우 S/D 공핍영역이 맞닿아서 punch through가 발생하고 전자는 채널이 아니라 공핍

리포트 | 23페이지 | 3,000원 | 등록일 2008.04.27

다운로드 장바구니
[ASIC] VHDL, Verilog, SystemVerilog의 비교

Typing이 찾아내는 많은 문제점들은 소스의 분석/컴파일 이 이루어지는 동안 확인된다. 그리고 run-time checks 가 가능하면, 시뮬레이션 과정에서 더 많은 문제점들이 발견 ... 될 수 있다.Strong Typing의 단점은 performance cost 이다. 툴이 소스코드를 검사해야 하므로, 컴파일은 다소 느려지는 경향이 있다. run-time c ... hecks가 가능할 때 checking overhead 때문에 시뮬레이션도 또한 느려진다. 더욱이 설계자는 초기에 소스코드 작성 시 타입 변환 함수를 사용해야 하고 타입캐스트 또는

리포트 | 7페이지 | 1,500원 | 등록일 2008.04.03

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

를 나타낸다. 즉 레지스터와 버스뿐만 아니라 게이트 수준의 설계를 가능하게 한다.3. VHDL Simulation & SynthesisVHDL을 사용하는 입장에서 고려해야 할 중요한 사항 ... 로부터 논리 회로도를 추출하는 과정이다. 그러면 여러 단계를 거치는 시뮬레이션을 살펴보면 다음과 같다.요즘에는 VHDL 시뮬레이터가 너무 많기 때문에 특정 툴에 기반을 두고 설명 ... detail.Webpack을 설치하고 나면, xilinx 9.2i폴더 아래 project navigator이란 실행파일이 있다.기본적으로 보여지는 윈도우는 소스윈도우, 프로세스윈도우

리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
기초 회로 실험에 필요한 장비들, AND 게이트의 실험 과정 및 결과

*▶ 기호 ◀▶ 진리표 ◀▶ AND 연산자 ◀◎ 모든 논리 기능을 형성하기 위해 조합될 수 있는 기본 게이트 중 하나 ◎ 두 개 또는 그 이상의 입력을 가질 수 있는 논리 곱셈을 수행 ... 의 전원을 공급하는 장비로 일반적으로 그 공급전원의 주파수는 가변 될 수 없는 형태가 대부분이다. 함수발생기 - 낮은 레벨의 다양한 교류를 만들어 제공해주는 장비로 다양한 신호소스 ... 이 차지하는 비율을 조절하는 것을 뜻한다. TTL(PUSH)/CMOS(PULL) : TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치

리포트 | 51페이지 | 1,000원 | 등록일 2008.05.01

다운로드 장바구니
[공학]실험 8. CMOS-TTL interface

[V]4[V]4.5[V]문제 ;Low Noise Margin(VNL)은 구동되는 측의 논리 “0”에 해당하는 입력 전압 (VIL)과 구동시키는 측의 논리 “0”에 해당하는 출력 ... 전압의 차로 정의한다. 즉, VNL=VIL-VOL이다. High Noise Margin(VNH)은 구동시키는 측의 논리 “1”에 해당하는 출력(VOH)과 구동되는 측의 논리 “1 ... 다. VNL(VIL-VOL)을 측정하기 위한 방법으로 구동되는 측,4001의 입력 논리 “0”에 해당하는 최대입력 전압 (VIL)과 구동시키는 측, 7406 의 논리 “0”에 해당하는 출력

리포트 | 5페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 결과 보고서

'b0;endcaseendendmodule0. 소스코드1. Device 선택2. Timing Simulation3. Floorplan Editor로 입출력핀 할당4. Timing ... ReservedⅠ 결과분석 및 고찰이번 실험은 CPU(Central Processor Unit)와 같은 Controller Unit의 기본이 되는 동작을 수행하는 논리회로인 산술논리장치(ALU ... 한 코드를 설정된 제어 스위치로 값을 넣어서 결과를 살펴볼 수 있었다. 실험에서는 산술논리장치를 4비트로 구현하여 위의 table에 있는 12가지 연산을 확인하였다. 이와 같이

리포트 | 10페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[공학]CMOS 특성 및 응용실험

MOSFET의 게이트와 N채널 MOSFET의 게이트를 접속하여 입력단자로 하고, N채널 MOSFET 소스는 GND에, P채널 MOSFET 소스는 VDD에 접속한다. 또, P채널 ... 의 MOSFET와 N채널 MOSFET의 드레인끼리 접속하여 출력단자로 한다. 그림 (b)는 기본적인 CMOS Inverter회로이며 입력, 즉 게이트가 HIGH일 경우 N채널은 작동하고, P ... 채, B입력으로 되고 있다. PMOS는 게이트 전압이 H일 때 OFF, L일 때 ON 동작을 하며, NMOS는 그 반대로 동작을 한다. A, B의 입력이 H이면 Q1과 Q2

리포트 | 10페이지 | 1,000원 | 등록일 2006.12.15

다운로드 장바구니
vhdl 수업지도안

수업지도안(제 4 차시) 수업지도안대 상직업전문학교 학생수업주제VHDL 기본설계일반목표VHDL을 이용하여 간단한 조합논리 회로를 설계할 수 있다.(지적기능)수업목표1. VHDL ... 과목인 디지틀 공학의 논리회로에 대해 질문한다.경청한다읽어본다질문에 대답한다ppt자료컴퓨터빔프로젝트강의법강의법문답법전개?수업의 전개5분수업목표 1. vhdl의 정의와 특징을 설명 ... 능력- VHDL은 시스템 레벨에서 게이트 레벨까지 다양한 핟드웨어회로 구현이 가능하다. 따라서 전체 시스템의 동작에 대한고수준의 표현과 그것에 부속되는 서브 시스템과 서브 시스템

리포트 | 4페이지 | 1,000원 | 등록일 2008.05.09

다운로드 장바구니
[Counter구현]래치(Latch), FF, Counter 구현 (Verilog)

라는 소자가 있다.래치(Latch)는 기본적인 플립플롭을 말하며 NOR Gate를 사용하여 구성할 수도 있고 NAND Gate를 사용하여 구성할 수도 있다.NOR 게이트로 구성 ... 된 래치 회로 및 타이밍도NAND 게이트로 구성된 래치 회로 및 타이밍도█ Gated RS 래치(Latch)S와 R 입력 외에 별도의 enable 제어신호를 갖는 SR 래치 회로를 고려 ... 이 로 동작█ RS 플립플롭아래 그림과 같이 입력 신호 R, S가 게이트 역할을 하는 X Y를 거쳐 기본 RS 플립플롭에 입력된다. X, Y NAND 게이트에는 입력 신호 R, S

리포트 | 14페이지 | 2,000원 | 등록일 2006.08.22

다운로드 장바구니
HEMT의 정의와 기술 동향 모든것[High Electron Mobility Transistor, 통신용 초고속 반도체 소자]

효과 트랜지스터(MODRET)또는 이중 접합 전계 효과 트랜지스터(HRET:heterojunction field effect-transister)라고도 부른다. 이들은 게이트 산화 ... 는 DBS(Direct Broadcast satellite), MMIC(Microwave Monolithic IC), 초단파 및 광통신소자와 초고속 논리 소자 등의 응용에 있어서 최근 ... 층으로 구성되어 있으며, 15nm 두께의 n+ In0.53Ga0.47As Cap 레이어를 소스-드레인 간의 오믹접촉을 위해 성장시킨다. 성장된 에피층은 측정 결과 3.4×1012/cm

리포트 | 17페이지 | 2,500원 | 등록일 2009.02.17

다운로드 장바구니
`미래의 소비자들`을 읽고 독후감 (4매 요약, 1매 느낌 및 비평)

숫자로 눈가림하기 : 데이터 자키들이 어떻게 마케팅 스타들을 죽였는가09 데이터 자키 그들은 당신의 몰락에 어떤 역할을 했는가10 비이성적 과열 이익을 원한다면 논리는 잊어라11 ... 네트워크 이용26 오픈 소스 네트워크 엑스트라넷과 온라인 창조성모든 트렌드는 일탈자들로부터 시작된다. 네트워크가 어떻게 사용되어야 하고 어떤 종류의 사마들과 연결되어야 하는지 당신 ... 역치 점검표 중요한 형용사와 지표33 D요인 진정한 의미에서 제품을 달라붙게 또는 바이러스성으로 만드는 요인34 통찰력 게임 보는 것이 학습하는 것일 때35 그곳에 있기 게이트키퍼

리포트 | 5페이지 | 1,500원 | 등록일 2009.12.05

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험(Boolean Laws and DeMorgan`s Th, logic hazard)

대신에 ~~A(not 게이트를 두 번 붙인 A)를 넣었다. 100ms에서 입력 AD가 11인 상태에서 01로 바꾸자 글러치가 발생하였고 출력 값도 변하였다.(1-->0)-소스 ... 디지털 논리 실험-결과 보고서-Chap 4 5담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap4.부울 법칙과 드모르간 정리표 4-1 ... 음을 wave 창을 통해 확인하였다.Chap5에서는 해저드가 있어서 글리치가 발생하는 코드와 그걸 없애는 코드를 각각 만들어서 실험해 보았다. inv 게이트의 지연시간 때문에 출력 값

리포트 | 6페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니

이전10개 3 4 5 6 7 8 91011 12 다음10개

파워링크

신청하기