"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 181-200 / 1,359건

아주대 논리회로실험 가산기, 감산기 결과보고서

논리회로실험 결과보고서실험3. 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0 ... 는 2가 되는 것이다.이번 회로를 구성하기위해 XOR gate와AND gate를 사용하였다. 회로대로 IC칩을 사용해서 연결하면 쉽게 할 수 있는 실험이었다. 예비보고서에 제출 ... 와 OR gate한개로 이루어져 있다는 사실만 안다면 크게 어려움이 없었던 실험이다. 결과값 또한 예비보고서를 작성하면서 확인했던 이론값과 같았다. 결과는 LED를 이용하여 불이 켜

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험) 부울대수의 간소화(1) 결과보고서

결 과 보 고 서4주차실험 3 : 부울대수의 간소화(1)- Schematic 이용1. 실험 과정* 본 실험은 ① F = AB' + A'B'C, ② S = B'( A + C ... ②과정 5 : S = B' (A + C) 결과 값 확인InputOutputABCXYS000100001111010000011010100111101111110010111010* 실험 ... 로 결과 값을 비교하여 두 개의 결과 값이 같음을 증명 하는 실험이다 . 이 실험의 목적은 부울 대수를 간소화 하였을 때 간소화 전과 간소화 후 의 결과 값이 정말 같은 지 확인

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 결과보고서

하다는 점이 있었고 , 그 결과 값은 두 식이 서로 같다는 결론이 나왔다 .2 . 실험 고찰1 . 아래의 회로도와 같은 결과 값이 나오는 부울 식을 완성하고 , Verilog HDL ... 결 과 보 고 서5주차부울대수의 간소화(2) : Verilog HDL code1. 실험 과정* 본 실험은 f = ab' + a'b'c, s = b'( a + c ) 라는 두 개 ... 00010011010101111001101111011110* 다음 결과 값 f 는 Input ( a:1 , b:1 , c:1 ) 일때만 출력 값( f ) 이 0 이 나왔다.* 실험 분석본 실험의 목적은 f

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉서'

이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 ... 실험4. 결과보고서1.실험목적-멀티플렉서(MUX)와 디멀티플렉서(DEMUX)의 원리를 이해하고 실험을 통해 동작을 확인한다.-멀티플렉서, 디멀티플렉서에서의 active high ... 를 얻을수 있었다.●멀티플렉서 예비보고서 결과 비교분석1-11-3- S1,S0의 변화에 따라 출력값이 선택되는 것으로 볼 때 멀티플렉싱 기능을 수행한다.- 1-3의 실험에서는 1-1

리포트 | 6페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 하는지 확인하는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가(1)AND gate2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험 실험6 Latch & Flip-Flop 결과보고서

7주차 결과보고서실험 6 Latch & Flip-Flop▶실험과정 및 결과◈ 실험 1 : R-S F/F구성 사진 :- 74HC00게이트 4개를 사용하여 결손도를 참고하여 회로 ... 하는 실험결과를 얻었다.- S-R F/F에서 R을 인버터에 통과시킨 후 S와 합친 회로라고 할 수 있다. 따라서 S-R F/F에서 S와 R이 서로 반대의 입력을 가질 때라고 생각하면 쉽 ... 를 구성하였다.- LED는 왼쪽이 Q이며 오른쪽이 Q’이다.- 출력을 입력을 변화시키는 순서에 따라서 출력이 변한다.실험 결과 :예상결과실험결과 사진입력출력SRCQ(t)XX0Q(t-1

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
CONVERTER에 관한 논리회로 실험 결과 보고서

되지 못한다. 이렇게 되면 출력파형에서 C의 출력이 1이 되는 부분 4, 5, 6, 7의 부분에서 파형이 변하지 못한다.○A/D CONVERTER⇒이 실험은 이전 실험인 D/A ... CONVERTER 회로의 OPAMP 출력에다가 741C 비교기를 연결하고, 또 가변저항을 연결한다. 그리고 D/A 출력전압값이 가변저항에 걸리는 전압보다 우세할 경우는 +15V를 가변

리포트 | 5페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
RAM에 관한 논리회로 실험 결과 보고서

수 있었다.ⅱ) 스위치조작 실수로 인한 잘못된 측정이 많이 있었다.ⅲ) WRITE과 READ 스위치의 조작에 신경을 써야 할 것 같다. 순서를 바꾸어 조작하면결과 값이 상이 ... 하게 나와 버리게 된다.ⅳ) 실험 과정이 너무 길어서 중간에 입력 데이터를 하나 잘못 넣을 경우 다른 출력 값에도 영향을 미치게 된다.ⅴ) 64BIT RAM에서는 저장 형태가 그레이 코드형태로 저장되는 것을 알 수 있었다.

리포트 | 3페이지 | 3,000원 | 등록일 2010.11.30

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 5담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 81 ... . Introduction네 번째 실험(booth_ALU)에서 ALU의 코드를 작성해보고 이를 모델심으로 작동시켜서 그 결과를 확인해 보았다. 이번 실험은 저번 실험 때 ALU 코드를 KIT에 올려서 ... 이론으로가 아니라 실제로 이 회로가 돌아가는지를 확인해보는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)ALU-4bit State(상태) 별 동작-ALU

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
기본논리회로 실험 사전 결과 보고서

기본 논리회로기본 논리회로1. 목적: 기본적인 논리회로 AND, OR, INVERT, NAND, NOR 회로에 대해서 알아본다.2. 실험장치: 오실로스코프 1개 직류전원(+5V ... 은 0이된다.입력출력XYF*************. 실험 방법 및 로직 결과 - 아래에 주어진 회로를 구성하고 입력 전압에 대한 출력 전압을 측정하여 표에 기입하고 전압 측정은 0 ... ) 1개 IC 7400, 7402, 7408, 7420, 7432, 7451, 7468 각1개.3. 이론 ⑴논리 회로란? : 전압신호는 덧셈과 뺄셈과 같은 수학적 논리 연산이 전자

리포트 | 19페이지 | 2,000원 | 등록일 2010.09.12

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

omplement한 1-0이다. 즉, -2이다. 2bit 2′s complement의 범위는 -2에서 1까지임을 논리회로에서 배운 결과 알고 있다.●감산기 예비보고서 결과 및 실험 결과 ... 는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서 ... 실험 3 결과보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
논리회로실험 실험2 Electrical feature of CMOS semiconductor 결과보고서

3주차 결과보고서실험 2 Electrical feature of CMOS semiconductor▶실험과정 및 결과◈ 실험 1 : Inverter의 입출력 특성 확인? 구성 사진 ... up/Pull down)? 실험 결과 :- 회로에서 두 채널 사이에 Not gate를 2개 통과한다. 따라서오실로스코프에서 확인할 수 있는 두 채널간의 시간지연은2t _{pd}2 ... 었음.- 실험 주의사항인 사용하지 않는 입력핀의 입력 값은 VCC 또는 GND에 연결한다.(Pull up/Pull down) 실험결과 값은 이렇게 변경하여 실험하였지만 사진을 그 전

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수 ... 에서만 동작하는 순차 논리 회로이다. FSM의 출력과 다음 state는 현재 state와 출력에 의해서 결정된다.2)Mealy machine-밀리 머신은 클럭의 발생과 상관없이 출력이 즉시

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

논리회로실험 결과보고서논리회로 실험 설계1. 설계 목적- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력 ... 고 이에 따라 회로의 전체적인 성능이 향상된다. 논문의 결과를 참조한 결과 파이프라인 전가산기를 사용한 8단 파이프라인 곱셈기는 지연 시간이 0.34ns로 그냥 Modified ... 적cation- multiplication using fft- 결론우선 기본적인 곱셈 알고리즘에 대해서는 논리회로 교재에도 나와 있고 쉽게 할 수 있는 방법이고, 다음으로는 카라

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 21 ... 한다.VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다 ... .2. Design(1)어떠한 회로를 설계할 것인가1)4bit 가/감산기모드 M의 값에 따라 가산기모드나 감산기모드를 결정한다.M이 0인 경우 가산기 모드이고, M이 1인 경우 감산

리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
Basic gate에 관한 논리회로 실험 결과 보고서

로 truth table을 완성하라.3-input AND gate truth tableINPUTOUTPUTABCL2LLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHH(2)예비보고서 ... (a)와 (b) 회로를 구성한 후 각점 (X, Y, U, V, W)에서의 값을 측정하여 입력에 대한 결과의 표를 만든 후 이 결과 값을 이용하여 De Morgan`s theory ... -BASIC GATES-(1)그림 1과 같이 2-input AND gate를 이용하여 3-input AND gate를 구성한 다음 각각의 입력에 대한 출력의 결과를 토대

리포트 | 8페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 결과 보고서

ReservedⅠ 결과분석 및 고찰이번 실험은 CPU(Central Processor Unit)와 같은 Controller Unit의 기본이 되는 동작을 수행하는 논리회로인 산술논리장치(ALU ... 한 코드를 설정된 제어 스위치로 값을 넣어서 결과를 살펴볼 수 있었다. 실험에서는 산술논리장치를 4비트로 구현하여 위의 table에 있는 12가지 연산을 확인하였다. 이와 같이 ... ??Ⅹ?Ⅸ 실험결과module ALU(en, ctrl_s, in_a, in_b, out_f);input en;input [3:0] ctrl_s;input [3:0] in_a

리포트 | 10페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
실험 4. 논리게이트의 특성 및 연산회로 결과보고서

1조2009037600 김동준2009037613 이창엽실험4. 논리게이트의 특성 및 연산회로▣실험목적논리게이트(TTL 74LS04)입출력의 전기적 특성을 실험을 통해서 알아본다 ... .(fan-out, 잡음여유)▣내용4.5.1) 0~5v, 1kHz구형파를 발생시켜 다음 회로의 파형을 관측하라.결과)2V/0.5ms입력()진폭: 5V주기: 1ms출력()진폭: 4.1 ... 지 않았다. 이를 통해서 잡음 여유 특성을 시각적으로 볼 수 있는 실험이었다.결과2)1V/0.5ms결과 분석)공급 전원범위(V)입력 전압출력 전압잡음 여유폭0-5V0.81.10

리포트 | 9페이지 | 6,000원 | 등록일 2012.03.18 | 수정일 2017.03.12

다운로드 장바구니
아주대 논리회로실험 래치와 플립플롭 , Decoder &Encoder결과보고서

논리회로실험 결과보고서실험5. Decoder & Encoder실험 1) 2*4 디코더AND, NOT gate를 사용해서 2*4 디코더회로구성실험 1 결과값입력출력ABD0D1D2D ... truth table을 얻었다.실험 2) 8 X 3 Priority Encoder74HC148 칩을 이용하여 8 X 3 Priority Encoder 회로를 구성실험 2 결과값 ... -Flop실험 1) D F/F (Gate 이용)NOT, NAND gate를 사용하여 D F/F회로를 구성DCQQ ^{'}비고-0QQ ^{'}불변0101reset1110set실험 1 결과

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기