"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

서강대 디논실 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 101-120 / 1,359건

논리회로설계실험_라인트레이서_프로젝트_결과보고서

논리회로설계 실험 설계프로젝트라인트레이서1. 실험 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계를 수행 ... 하게 된다.4. 실험 결과- 모의트랙 주행 1차 시기직선 주행 트랙의 경우 직진 기능과 센서의 바닥 감지는 정상적으로 작동. 흰색선을 감지하였을 때 트랙과 반대로 움직이는 것을 확인 ... 하였다. 순차회로에서 수행한 내용들이 linetracer를 구현하는데 많이 사용되었으며 분주기 설정, finite state machine 설계 등이 있었다. 또한 VHDL로 작성된 코드

리포트 | 9페이지 | 6,000원 | 등록일 2018.01.10

다운로드 장바구니
아주대학교 논리회로실험 실험1 Basic Gates 결과보고서

실험1 Basic Gates 결과보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in ... in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험 ... 학 번:성 명:EXPERIMENT 1- Basic Gates -1. 실험 결과실험 1-11) 3-input AND gate 구성3-input AND gate의 logic

리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
논리회로설계실험 기본게이트설계 결과보고서

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표주어진 진리표를 해석하여 해당하는 입출력 관계를 가진 논리회로를 Xilinx 프로그램을 사용하여 설계 ... 방식의 특성을 확인한다. 최종적으로 코드 시뮬레이션을 통하여 설계가 잘 되었는지 확인해본다.2. 실험 결과 진리표를 보고 동작적 모델링과 자료 흐름 모델링으로 작성하시오.1) 진리 ... 해본다. 이때, 가장 간략화된 회로 설계를 위한 Karnaugh Map을 사용한 진리표 해석방법을 이해한다. 그 후, 동작적 모델링, 자료흐름 모델링으로 회로를 모델링하여 각 모델링

리포트 | 5페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험 결과보고서7 Shift Register

하였다. 실험의 truth table은 예비보고서의 예상결과와 일치하였다.Part 3. Shift Right Circulating shift Register74HC96으로 만든 5 ... 를 입력하였다. 그리고 Serial data는 low로 준 후, 클럭을 인가하였다. 실험의 truth table은 예비보고서의 예상결과와 일치하였다.Clock PulseL0L1L2L3L ... table은 예비보고서의 예상결과와 일치하였다.Clock PulseQ1Q2Q3Q4Q5Q61*************30011004000110500001160000017000000

리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... )5.01V33.03mV실험 1-D의 결과는 우리가 예상했던 결과대로 나왔다. NOT 게이트, 즉 Inverter를 만든 회로로 출력은 입력의 반대 논리값이 나왔다.?실험 1 ... 하므로 PSW의 연결을 제거하면 해당 입력은 HIGH이 될 것으로 예상된다.?실험 1-DInverter를 만든 회로로 출력은 입력의 반대 논리값이 나올 것으로 예상된다.?실험 1

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현 방식을 이해한다.2. 실험 결과 및 분석1 ... 다.3. 토의실험 1에서는 code converter를 구현하였다. 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

디지털논리회로실험결과 보고서[8주차]실험 7. Finite State Machines1. 실험 개요1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... 있는 능력을 갖춘다.2) Mealy와 Moore state machine을 구분하고 각각의 특성을 이해한다.3) 비동기 counter의 동작을 분석한다.2. 실험 결과 및 분석1 ... ) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션이번 실험에서는 schematic으로 그린 회로를 키트에 FPGA로 구현하지 않고, 시뮬레이션으로 그 동작

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
회로실험I 결과보고서 - 논리 게이트 및 부울 함수의 구현

NAND Gate) ⋄ SN7402(Quad 2-input NOR Gate) ⋄ SN7486(Quad 2-input XOR Gate)실험(1) SN7408로 회로를 결선하고, 1 ... 7486 및 SN7404를 이용하여 회로를 구성하고, 각각에 대하여 진리표를 구성하라.고찰논리회로는 전적대에서 부울대수와 카르노프맵을 이용하여 기초적인 부분을 배우고 온 상태라, 기본 ... 적인 내용을 학습하는 데에는 어려움이 없었다. 하지만 이전에는 실제 회로가 아닌 프로그램을 이용하여 회로를 구성하고 결과값을 도출하는 실습을 했었는데, 구성이 짜여진 회로 프로그램

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록 ... 를 수행하였다. 순차회로에서 수행한 내용들이 stopwatch를 구현하는데 많이 사용되었으며 카운터 설계, finite state machine 설계 등이 있었다. 이와 같은 과제

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... . 기본 게이트로 3 비트 비교기를 논리 회로를 설계하여 그려라.3. 실험 노트- 별도 첨부4. 실험 회로도 및 예상결과i) Three-state buffer 소자의 동작을 TTL ... -1 multiplexer)에서 설계한 논리 회로를 TTL 소자로 구현한다.회로 설계의 경우 예비 보고서와 다른 회로로 설계하였다. 다음과 같이 3-input NAND gate

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... ]와 같다. ROM의 주 소 값은 DIP 스위치로 입력하였고 저장된 데이터는 LED를 통해 확인하였다. 이때, OE와 CE의 값은 0이 되도록 한다. 실험 결과는 [표 1]에 정리

리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
논리회로실험 결과보고서5 Decoder & Encoder

실험은 74HC11과 74HC08를 이용하여 2×4 Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상했던 것과 일치하였고, 회로 결선도 또한 실제 회로 ... 실험은 74HC42를 이용하여 BCD to Decimal Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상 ... 출력 논리회로이다. 또한 Encoder는 소자의 출력코드가 입력 코드보다 작은 비트를 가질 경우 그 소자를 Encoder라고 한다.? 저번 실험에서의 Demultiplexer와 이번

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험 결과보고서4 Multiplexer & Demultiplexer

4. Multiplexer & Demultiplexer실험 과정 및 결과Part 1. Multiplexer(a)INPUTOUTPUTES1S0D3D2D1D0Y1XXXXXX ... 는 것이다.(b)INPUTOUTPUTS1S0Y00D001D110D211D3이 실험은 74HC153을 이용하여 4×1 Multiplexer 회로를 구성해보는 것이었다. 회로 결선도 ... 었다.Part 2. Demultiplexer(a)이 실험은 74HC11과 74HC04를 이용하여 1×4 Demultiplexer 회로를 구성해보는 것이었다. 74HC11

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로설계실험 ALUkit (결과보고서)

논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)위의 ALU를 통하여의 연산을 수행하는 회로를 설계한다.이렇게 수행 ... you solved먼저 ALU의 경우는 이전 실험에서 설계하였던 회로를 약간 변경하여 사용을 하였다. 이 때 상태별 output은 다음과 같다.그리고 입력 operand는와 같 ... _a, input_b에 새로운 값을 넣은에 해당하는 회로에서 00의 출력을 나타낸다.3. Conclusion이번 실험은 이전에 설계하였던 ALU회로를 사용하여 키트에 직접 적용

리포트 | 20페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

실험3 결과보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... 하고 결과를 예상 값과 비교 해보았다. 예비 보고서에서 쓴 값과 일치 하였다. 반감산기는 2진수 1자리의 두 개 비트를 빼서 그차를 산출하는 회로이다. 입력 변수 A와 B의 빌림수 없 ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... adder 설계실험 2)의 full-adder 3개를 이용하여 [그림 7]과 같이 회로를 설계하였다. X=011일 때의 시뮬레 이션 결과는 [그림 8]과 같다.[그림 7][그림 8 ... 로 구현한다.2. 퀴즈 답안지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 예상 결과와의 비교 분석1) 3-bit arithmetic comparator

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 결과보고서

로 5개의 7-segment의 전원을 효과적으로 제어할 수 있다.[Overview] : 모든 부분을 한 번에 정리한 회로? 실험 준비물 & DataSheetQuartus Ⅱ 64 ... -down counting이 제대로 동작하는지 확인한다.? 실험 관찰 결과 및 분석 - 이클래스에 올라온 확장보드를 참고하여서 핀 플레너의 설정을 해주고 PIN_T10에 해당하는 J2 ... power control Part]로 총 5개로 표현하였다. 이론적으로 설계를 한 이 회로에 문제가 있는지는 컴파일을 통해서 확인을 할 수 있었다. 우선 실험에 있어서 어려움이 있

리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 결과 보고서

◆실험 결과(1) SN7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=Open 상태에 대하여 진리표를 작성하라.ABY000.1145V010.1440V100 ... V100.1430V113.7421V◆ 비고 및 고찰☞ 논리 게이트를 이용한 전류의 흐름을 알아보는 실험을 하였다. 인버터는 입력 값의 역수를 주고 AND게이트는 곱셈의 결과, OR ... 다. 그리하여 각각의 회로에 1과 0의 값을 주는 실험을 하였는데 실험시 1에 해당하는 전압은 5V로 측정하였다. 논리 게이트를 사용하는 것은 쉬우나 부울대수가 복잡해지고 길어지

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
논리회로실험 결과보고서6 Latch & Flip-Flop

가 들어가면 Set과 Reset을 동시에 하라는 입력이 되어버리므로 Undefined인 입력이다. 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.SRCQ(t)001 ... 의 Truth table은 예비보고서의 예상결과와 일치하였다.DCQ(t)010111X0Q(t-1)Part 3. D F/F74HC574를 이용하여 만든 D F/F 회로이 ... 하였다. R-S Latch와는 다르게 J와 K에 모두 High가 들어갔을 때는 Toggle이 되었다. 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.JKCQ(t)001Q

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
06 논리회로설계실험 결과보고서(순차회로)

논리회로설계 실험 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표JK 플립플롭을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터 ... 를 설계해본다.2. 실험 결과실험 1. JK 플립플롭 VHDL 코딩(1) JK FF 진리표JKQ(T+1)00Q(t)01010111Q’(t)(2) 설계 내용1) 소스 코드2) 테스트 벤치 ... 되도록 하였다.wave form 확인 결과 설계된 JK 플립플롭이 정상 작동 함을 확인 할 수 있다.PR값이 주어지기 전 까지는 Q와 Q_bar 값이 아무 값도 갖지 않는다.실험

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기