"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 121-140 / 1,359건

논리회로설계실험 반가산기전가산기설계 결과보고서

논리회로설계 실험 결과보고서 #2실험 2. 조합 회로 설계-전가산기실험목표전가산기의 동작을 이해하고 진리표를 작성해 본다. 작성한 진리표를 바탕으로 최소화된 논리식을 사용하여 전 ... 해 본다. 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링 ... 가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적 모델링 방식으로 코드를 작성해 본다. 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험 7주차 결과보고서

하고 switch로 입력 값을 변화하며 LED의 변화를 살펴보면 다음과 같은 결과 값을 얻을 수 있다.[ 실험 3 ]1. 7-segment LED의 회로를 구현하기 위해 Quartus Ⅱ ... 결 과 보 고 서7주차Decoder / Encoder /7-segment LED분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ... 므로, LED1과 LED2 양쪽에 모두 불이 들어오게 된다.[ 실험 2 ]1. 2x4 decoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값

리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 8주차 결과보고서

결 과 보 고 서8주차Latch / Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1.D latch의 회로 ... 결과를 나타내는 사진이다. enable=0이고, 입력 d=1을 받아 q=0을 출력했으므로, enable=0일 때는 이전 실험과는 달리 d의 값을 저장하여 q로 전달하여 출력하지 않 ... 조건과 이에 따른 결과를 나타내는 사진이다. enable=0이고, 입력 d=0을 받아 q=1을 출력했으므로, enable=0일 때는 이전 실험과는 달리 d의 값을 저장하여 q

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 12주차 결과보고서

100의 값을 받아 논리연산장치인 AND가 작동하여 000111의 값을 출력하였다.[ 실험 2-2 ]1. Quartus Ⅱ에서 ALU의 회로를 작성하고 Modelsim의 결과 ... 결 과 보 고 서12주차ALU분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1. Quartus Ⅱ에서 ALU의 회로를 작성 ... 하는 그림이다. 000101과 001111을 입력해준 상태이고 selection 11의 값을 받아 논리연산장치인 or block이 작동하여 001111의 값을 출력하였다.[ 실험 2-1

리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 15주차 결과보고서

결 과 보 고 서15주차P r o j e c t분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.00[ Project ]? 실 험 목 적- Counter ... , Decoder, 7-Segment - LED driver 등 그동안 실험에서 배운 블록을 이용하여 회로 블록을 설계하여 본다.- 기본적인 디지털 로직 블록을 이용하여 복잡한 로직회로 ... 를 설계하고 Modelsim과 FPGA 보드를 이용하여 회로를 검증하는 방법을 이해한다.? Quartus Ⅱ에서 Schematic을 작성한다.(13주차 종합설계프로젝트

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

이 입력값 1과 같이 출력이 된다. 이는 예상한 결과와 같다.3. Conclusion이번 실험은 이론으로 알고 있던 moore machine을 구현하는 것이었다. 실험에 쓰였 ... 한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트 ... , 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 에 실험에서 설계할 때 사용해보았던 것들을 다양하게 활용해보았던 점에 있어서 큰 의의가 있다고 생각한다. 먼저 ALU는 if와 case문을 활용하여 회로를 설계하게 되는데 ALU

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로실험 2주차 결과보고서

.008 v0 V5 V4.004 v5 V0 V4.003 v5 V5 V4.002 v실험고찰1. 실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not ... 결 과 보 고 서2주차(실험1)NOT Gate를 이용한 실험장비 사용법분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.00과정 1[표 4] 1개 Not ... .991 v과정 3[그림 3] Breadboard[표 6] 3개의 Not Gate 결과 값inputoutputAXYZ0 V4.98 v0.06 v4.96 v5 V0.03 v5.002

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 15주차 결과보고서

결 과 보 고 서15주차P r o j e c t분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ Project ]? Quartus Ⅱ ... *************11001200100100100300110110000401000011001501010010010601100000010701111011000810000000000910010010000[ 실험 2-1 ]? Quartus Ⅱ에서 Schematic을 작성한다.? FPGA의 동작을 확인한다.보드 동작을 실행 ... 이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리면 3Hz 동작을 하는 구동 회로가 된다.)3. KEY3번 버튼을 눌렀을 때는 보드가 어떤 동작을 하는지 작성하시오.KEY3

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 4주차 결과보고서

결 과 보 고 서4주차부울대수의 간소화(1)shematic 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 - 1 ]1) F ... 일치하는 결과가 나오는 것을 이론을 통해서 확인했다. 이를 Modelsim과 Quartus Ⅱ를 이용하여 실험으로 증명한다.1) F = A` + B` + C` 에 대해서 ... = AB` + A`B`C , S = B`( A+C ) 라는 두 개의 부울식을 Quartus Ⅱ Schematic을 이용하여 구현하고 두 식 F와 S의 결과 값이 서로 일치

리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 5주차 결과보고서

결 과 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ... F와 S의 결과 값이 서로 일치하는지 Modelsim과 Quartus Ⅱ를 이용하여 증명하였었다.이번 실험에서는 F = AB` + A`B`C , S = B`( A+C ) 라는 두 ... 을 실험 목적으로 한다.? F = AB` + A`B`C와 S = B`( A+C )에 대해 Verilog HDL을 만들고 Modelsim을 이용해서 결과 파형을 작성한다.모든

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 6주차 결과보고서

결 과 보 고 서7주차multiplexer / demultiplexer분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1, 2 ]1 ... 실험에서는 처음으로 2비트 값을 사용했기 때문에 굵은 선으로 인풋과 MUX 2x1 block를 연결하여 주었다.? 2X1 multiplexer의 Modelsim을 이용한 결과 파형 ... => sw[16]=sw[17]=1[ ?번 경우 ]Multiplxer는 여러 입력선 중에서 하나를 선택하여 해당 입력선의 2진 정보를 출력선에 연결하는 조합논리회로이다.i0[1]=0

리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 11주차 결과보고서

-0010...순으로 카운터가 작동한다.[ 실험 2 ]2-1. Quartus Ⅱ에서 업/다운 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업/다운 카운터 ... 결 과 보 고 서11주차Counter & Timer분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1-1. Quartus Ⅱ ... 에서 업 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업 카운터의 Modelsim을 이용한 wave구현.? cnt는 0일 때 동작하지 않고, 1일 때만 동작

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 9주차 결과보고서

결 과 보 고 서9주차Register / Shift Register분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1 ... 된다. 그러므로 불이 들어오지 않는다.[ 실험 3 ]1. Ring Counter의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작 ... 과 같은 값을 얻을 수 있다.[ 고 찰 - 실험 2 ]1. Shift Register의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
08 논리회로설계실험 결과보고서(카운터)

논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 실험을 하기 전 작성했던 예비보고서에서 설계했던 존슨카운터를 응용하여 설계하였다.실험의 목표는 클락 주파수가 2Hz인 회로이다. 이를 위해 첫 번째 process 문에서 클락 ... 존슨카운터 설계1) 소스 코드2) 핀 할당3) led 표시결과3번째 led 고장3번째 led 고장전부 off5) 결과 분석예비보고서에서 설계했던 존슨카운터를 바탕으로 실험을 진행

리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
09 논리회로설계실험 결과보고서(fsm)

논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용 ... -1S5S3---1 자판기 상태표(2) 설계 내용1) 소스 코드자판기 동작 코드debouncing 코드3) 스케메틱 설계4) 결과상태 S1상태 S1 -> S3 (50원 추가)상태 S ... 1 (50원 추가)3) 결과 분석자판기 본체 코드는 2가지 process 로 구성되어있다. 첫 번째 프로세스 문에서는 스위치 입력 X에 따라 STATE_C 가 다음 상태를 가지

리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
07 논리회로설계실험 결과보고서(RoV)

논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 s ... egment로 원하는 결과를 나타내게 한다. RoV-Lab70002. 실험 결과실험 1. 스위치 사용하여 led켜기(1) 스위치-led 진리표 및 핀할당SWled ... 입력에 따라 led 점등이 되는 것을 확인 할 수 있다.실험 2. 7 segment에 HELLO 출력1) 소스코드2) 결과3) 결과 분석if문에서 입력 digit_con의 각 자리

리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
논리회로실험 실험9 ram 결과보고서

10주차 결과보고서실험 9 Ram▶실험과정 및 결과◈ 실험1 - 2-bit RAM? 구성 사진 :- 74HC00과 74HC03을 사용하여 2BIT RAM을 결손도에 설계하고 설계 ... 000110X0B read010110X1B에 0 write000101X0B read010101X0? 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 정확히 일치하지는 않는다. ... 0101101011On→Off0101101011Off→On0101101011? 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 일치했다.- 임의로 어드레스를 정하고 정한

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 를 이용하여 ALU를 설계해본다.2. 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A ... 것을 알 수 있다.3. 고찰ALU를 설계해 보았다. ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리 동작을 하는 디지털 회로이다.

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
아주대 논리회로실험 실험결과2 CMOS 회로의 전기적 특성 결과보고서

실험 2. CMOS 회로의 전기적 특성 결과보고서● 실험 결과 분석실험 1 : Logic Levels & DC Noise MarginsVIN ( 4.5V → 0V ) 일때 ... 과 전달지연시간의 개념을 확실히 할 수 있었다.● 토의 및 고찰이번 실험은CMOS 회로의 전기적 특성실험으로 CMOS는 사실 정확히 배워본적이 없어서 실험 시작전 예비보고서를 쓰 ... 실험1의 그래프 결과와 다르게 H→L의 천 이 그래프와 L→H의 천이 그래프의 VT+ VT- 값이 서로 다르게 나와 천이구간에 그래프가 겹쳐지지 않고 Hysteresis라 불리

리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

신청하기