"논리회로실험 결과보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl moore mealy 디지털 논리 설계 FPGA 타이머 ram 결과보고서 Shift Register 보고서 ALU Shift Register 스톱워치 7447 설계 logic works

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 결과보고서" 검색결과 221-240 / 1,359건

논리회로실험 - 제 10장 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계 결과보고서

은 VHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증해보는 실험이었다. 7-s ... 1. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증 ... 해보는 실험이다. 또한, LCD display에 대해서 저번 시간에 이론적으로 공부해보았다. 이를 통하여 LCD display도 KIT에 올려서 실습해자.이번 실험

리포트 | 32페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로 실험 - 디코더, 인코더 결과보고서

실험 7. Decoder & Encoder 결과보고서1번 실험. 2단 2진 카운터-측정 사진 첨부 -실험에 대한 고찰2단 2진 카운터는 IC7476과 NAND GATE IC ... )은 디코더를 의미한다. 즉 카운터로 2진수 00,01,10,11 을 입력시출력으로 10진수 0,1,2,3이 출력되는 디코더이다.실험은 간단한 게이트2개만을 이용하여 구성하는 회로 ... 한다.4번 실험. 인코딩 ? 10진 / Excess-3 코드(1) 인코딩 - 10진 / Excess - 3코드그림 7의 회로를 구성하라. 출력 D, C, B, A의 전압을 측정

리포트 | 12페이지 | 1,000원 | 등록일 2008.02.25

다운로드 장바구니
논리회로 실험RAM, ROM, FSM설계(결과보고서)

실험제목: RAM, ROM, FSM설계(결과보고서)1. 예비조사 및 실험 내용의 이해1.1 ROMRead Only Memory의 약칭이다. 컴퓨터의 판독전용 기억장치를말 ... .- 동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태를 바꾸면서 출력을 갖는다.?축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한활동들은 논리적인 상태 ... 하나의 상태에 머문다.2. 실험내용 및 결과2.1 ROM2.1.1 source2.1.2 source 분석romtable이란 장소에 8bit를 갖는 수 8개를 저장시켰다.CE와 OE

리포트 | 7페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
논리회로실험-멀티플렉서와 디멀티플렉서 결과 보고서

멀티플렉서와 디멀티플렉서 결과 보고서1. 실험 목적멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다.2 ... )을 하고 있다. (2)번 실험 결과와의 차이점을 비교해보면 정반대의 논리를 하고 있음을 볼 수 있다. 이는 74139의 출력이 Active Low 이므로 앞서 조합논리회로로 구성 ... 한 1X4 DEMUX의 결과와 정반대의 논리 값을 출력한다. 이를 통해 앞의 실험값이 정확함을 확인하였다. 이번 실험도 전에 멀티플렉서와 마찬가지로 1개의 IC로 구현한 회로의 값

리포트 | 14페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
[공학기술]Digital 논리회로 실험에 관한 보고서(결과보고서)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수표 1. NAND gate의 입출력 관계 특성그래프의 꺾인 점에서의 vi값Q3 ... 소자들을 통해 디지털 회로가 어떻게 구성되어지는지 실험을 통해 알아 볼 수 있었다. 오실로스코프상에서 XY PLAN으로 그래프가 점으로 구성이 되어 변화되는 기울기가 심하여 정확 ... 결론1학년 때 기초논리회로 시간에 배운 TTL NAND gate의 동작원리를 알아 볼 수 있었고, 부하를 점점 늘려서 달아봄으로써, 출력측에 같은 소자를 몇 개나 부하로 연결 될

리포트 | 2페이지 | 1,000원 | 등록일 2007.07.29

다운로드 장바구니
[아주대학교] 논리 회로 실험 -2장- CMOS 회로의 전기적 특성 - 결과보고서

실험 2. CMOS 회로의전기적 특성가. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 VCC를 위해 2개 채널을 모두 사용한다. 첫 ... 않는다.0V -> 4.5V실험 1의 결과와는 다른 그래프를 얻을 수 있다. 이 그래프로부터 VT+, VT-, VH 를 구하여 데이터시트의 Typical 값과 비교하여라.4.5V ... 단계로 VCC = 4.5V, VIN = 4.5V로 설정하여 다음과 같이 회로를 구성한다.(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 VDIV는 1V로 맞추고, CH1

리포트 | 7페이지 | 1,500원 | 등록일 2010.09.28

다운로드 장바구니
아주대논리회로실험 9장 예비보고서(기본구성+빵판+예상결과)

following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반 ... 를 선택하는 데 필요한 번지용 논리회로로 구성되어 있다. 그림 1에는 한 비트의 정보를 저장하는 2진 소자의 논리 회로가 나타나 있는데 이 2진 소자는 메모리 장치를 구성하는 기본 ... :조 :학 번:성 명:1실험9. 예비 16조 허성인실험 9. R A M(Random Access Memory)1. 목 적반도체 memory의 기본적인 동작 원리를 알아보고 MSI

리포트 | 7페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
8논리회로의 단순화-예비,결과보고서 디지털공학실험

할-5의 회로를 변경하고 보고서에 제공된 여백에 새로운 회로를 그려라.6. 실험순서 5의 회로를 구성하라. 입력의 모든 조합을 테스트하여 보고서 표 8-3의 진리표를 완성하라 ... 8논리 회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 이용한 표현식의 간소 ... 의 변수만을 포함하게 된다. 표현식은 결과적으로 모든 곱항들의 합이 된다. 출력 표현식에 해당되는 회로는 그림 8-2에 보인 것과 같이 바로 그려질 수 있다.이번 실험에서는 지금

리포트 | 10페이지 | 1,000원 | 등록일 2008.11.16

다운로드 장바구니
아주대논리회로실험 10장 예비보고서(기본구성+빵판+예상결과)

실험10.예비보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... 하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011년 9월 27일과목명: 논리회로실험교수명:학 번:성 명 ... :실험 10. D/A & A/D Converter(DAC & ADC)1. 실 험 목 적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.?DAC

리포트 | 6페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
논리회로실험-가산기와 감산기 결과보고서

-가산기와 감산기 결과 보고서-1. 실험목적Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 ... 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험에 대한 간략한 이론(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로(1.1 ... ) 반가산기(half adder)- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림

리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
아주대논리회로실험 7장시프트레지 예비보고서(기본구성+빵판+예상결과)

하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명:1실험9. 예비 16조 허성인실험7. 예비보고서 16조1. 실험 목적시프트 ... +55+50+50+50060+50+50+52) 집적회로 시프트 레지스터이 실험은 7496 5비트 shift-right 레지스터를 사용한다. 이 IC는 5개의 master-slave Rm이다. ... counter)와 동기식카운터(synchronous counter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.2. 실험 이론1) 시프트

리포트 | 8페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
논리회로실험- D/A CONVERTER, A/D CONVERTER 결과보고서

9장 D/A CONVERTER & A/D CONVERTER 결과보고서(1) D/A converter1) 그림 4의 회로를 구성한다.2) Single pulseclock으로 s ... 에 참가하여 실험을 완성하였다. 처음에 RESET을 잘못시켜주어서 7490칩이 제대로 COUNTER 동작하지 않아서 실험이 힘들었다. 먼저 보고서의 그림대로 회로를 구성한 뒤 출력 값 ... 는 정확하게 맞춰진 저항을 필요로 한다. 저항이 달라지면, 그 계단 파형이 변하게 되고 d/a 컨버터는 작동에 오차가 생길 우려가 있으나파형을 비교해본 결과 큰 차이가 변하지 나지않

리포트 | 10페이지 | 1,000원 | 등록일 2008.02.25

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 결과 보고서

고 이를 또다시 진리표로 나타내서 좌변과 우변이 같음을 확인하였다.5단원의 첫 실험은 정적 해저드가 있는 회로를 관찰하는 것이었다. 시뮬레이션 결과 100ns 부근에서 글리치 ... ??Ⅹ?Ⅸ 실험결과0. Boolean LawsABCCOMM_R1COMM_R2ASSO_R1ASSO_R2DIST_R1DIST_R200000 ... *************01111000111100100111100101111111011111111111111. Hazard 발생 실험2. Hazard 제거한 실험3. Dynamic Hazard 발생 회로 그림, 코드, 회로

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
[전기전가](디지털논리회로실험)인코더, 디코더 (Encoder, Decoder) 결과 보고서

인코더, 디코더 (Encoder, Decoder) 결과1. 실험 결과(1) Verilog 코드module PRIORITY_ENCODER_8_TO_3 (D, XYZ ... 대입endmodule(2) wave form2. 결과 및 고찰? 비교적 간단한 실험이어서 특별히 문제점은 없었다. 다만 device실행시 null;명령을 소프트웨어에서 받아들이 ... 는 알아볼 필요가 없기 때문이다.)3. 결과 및 토의? Decimal_to_BCD EncoderDi의 i가 수의 값을 나타낸다.입력출력D0D1D2D3D4D5D6D7XYZ100000

리포트 | 10페이지 | 1,000원 | 등록일 2007.08.14

다운로드 장바구니
[논리회로실험] 감산기 결과보고서

실험 5. 감산기 결과 보고서ABbd*************1001.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오.2.그림 5.6 회로를 구성하고, 출력전압 ... 을 표 5.4에 기입하시오.ABbd0000010110111100ABbd00000101101111003.그림 5.7 회로를 구성하고, 출력전압을 표 5.5에 기입하시오.4.그림 5.8 ... 회로를 구성하고, 출력전압을 표 5.6에 기입하시오.5.그림 5.9 회로를 구성하고, 출력전압을 표 5.7에 기입하시오.ABCbd

리포트 | 2페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
[논리회로 실험] 가산기 실험 결과보고서

실험 4. 가산기 결과 보고서1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,ABSC*************1012.그림 4.3의 회로를 구성하고, 측정 ... ,00000001100101001101100101010111001111115.그림 4.6의 회로를 구성하고, 측정된 전압을 표 4.7에 기입하시오,< 고찰 >반가산기와 전가산기를 이용하여 논리회로를 구성해 보았다.7486게이트를 처음으로 사용 ... 된 전압을 표 4.4에 기입하시오,ABSC00000110101011013.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,ABZSC

리포트 | 3페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
디지털회로실험. 결과보고서 ch1 ch2 기본논리게이트와 그 응용, 부울 대수

.2. 실험 결과1-(1) AND 게이트- 실험회로는 다음과 같다.AND 게이트는 A,B 입력 모두 1일때만 출력이 1이된다. 즉 입력 중 어느 하나라도 0 이되면 그 출력은 0 ... 두 출력식을 최소항의 식으로 표현하면X = AB+A Y = A?A= AB+A?1 = A= A(B+1)= A결국 두 회로의 출력의 값을 같게 된다. 다음은 실험결과 데이터 이 ... 가 다른 회로에 비해 결선하는데도 짧은 시간이 소비되었고 실험도 편하게 하면서 같은 결과값을 도출 할수 있었다.그간 저항소자로만 했던 실험을 했었지만 처음으로 TTL 소자를 다루게 되

리포트 | 6페이지 | 1,000원 | 등록일 2007.11.12

다운로드 장바구니
판매자 표지

4주차 결과 보고서 18장 기본 논리 소자

18장 기본 논리소자를 활용한 논리회로 실험 보고서2. a)AND 게이트 전압 측정XYF000.005mV05V0.008mV5V00.005mV5V5V4.945VAND 게이트 진리표 ... 보다 적은 입력값인 경우는 출력값이 0이 나온다는 것을 유추할 수 있다.18장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명2. d)OR 게이트 전압 측정 ... 측정XF0V0.001mV5V4.941VNOT 게이트 진리표 작성XF001118장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명3. a) NAND 게이트

리포트 | 6페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
판매자 표지

5주차 결과 보고서 19장 논리회로 응용 및 Karnaugh Map (1)

19장 논리회로 응용 및 Karnaugh Map 실험 보고서논리식의 간략화 및 논리회로 구성 실험F= {bar{X}} {bar{Y}} {bar{Z}} + {bar{X}} YZ ... 하여 논리 회로를 설계하시오.19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명b) 실험을 위하여 주어진 수식 (8)을 그림 19.10~19.12 ... 의 TTL IC를 이용하여 연결 도면을 설계하시오.(X=1 Y=1 Z=1)(X=1 Y=1 Z=0)19장 논리회로 응용 및 Karnaugh Map 실험 보고서실 험 일학 과학 번성 명회

리포트 | 7페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
판매자 표지

전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함 ... 하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL ... .01 = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기