서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

소개

서강대학교 전자공학과 4점대 학점 공돌이입니다.

A+를 받은 양질의 자료를 올립니다.

목차

0. 목적
1. 이론
2. 실험결과
3. 검토사항
4. 설계과제(토의)
5. 참고자료

본문내용

목적
- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다.
- Gates를 이용해 논리 함수를 최적화해본다.
- Wired OR logic의 특성과 활용 방법에 대해 이해한다.
- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인해본다.

1. 이론
2.1 Logic signals and gates
디지털 논리 값은 0(low)와 1(high)가 있는데, 기본적인 함수 AND, OR, NOT, NAND, NOR를 이용해 디지털 논리 회로를 구현할 수 있다.

이렇게 truth table을 통해 기본적인 논리 함수들의 입, 출력 값을 확인할 수 있다.

2.2 Transistor-Transistor Logic: TTL
논리 회로 소자에는 TTL과 CMOS가 있는데, 이번 실험에서는 TTL을 이용한다. TTL 논리회로에서는 입력과 출력 전류, 전압에 대한 기준이 있다. 먼저 전압에 대해서, 보통 0~0.8V를 low로, 2.0~5.0V 사이를 high로 표현하는데, 만약에 high에 대한 출력을 2.1V로 했는데, 출력에서 또다른 입력으로 들어가는 도중 noise에 의해 1.9V가 되었다면 디지털 값이 제대로 전달이 안되는 경우가 발생한다. 따라서 noise에 의한 영향을 줄이고, 디지털 값이 유지되는 것을 보장하기 위해 noise margin이 필요하다.

VOH는 high를 출력할 때, 최소한 이 값 이상의 전압을 출력하겠다는 것이고, VIH는 어떤 전압이 high로 입력되기 위해서는 최소한 이 값 이상이어야 한다는 뜻이다. 따라서 VOH는 VIH보다는 커야 하고, 둘의 차이를 high 상태의 noise margin이라고 부른다. VOL은 low를 출력할 때의 출력 전압의 최대값이고 VIL은 low로 입력되기 위한 최대 전압이다. 따라서 VIL이 VOL보다 커야 하고 둘의 차이가 low 상태의 noise margin이다.

참고자료

· National Instruments. User Guide and Specifications: NI myDAQ, 2011.
· Stephen Brown and Zvonko Vranesic. 2009. Fundamentals of Digital Logic with VHDL Design. 3rd ed. McGraw Hill
· https://www.electronics-tutorials.ws/transistor/open-collector-outputs.html , Open Collector Outputs