"디지털회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 인하대 verilog 전자 주사위 텀 프로젝트 디지털 시계회로 전기회로

EasyAI “디지털회로” 관련 자료

+방통대 디지털논리회로 출석과제물등록일 2024.06.19 | 총 1,691자 | 5페이지 | 4,800원
+[방송통신대학교] 디지털논리회로 기말..등록일 2022.03.01 | 총 4,113자 | 8페이지 | 4,500원

외 7,022건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로" 검색결과 1-20 / 15,719건

디지털논리회로 출석과제물

방송통신대 | 5페이지 | 5,000원 | 등록일 2022.08.01

다운로드 장바구니
판매자 표지

방통대 디지털논리회로 출석과제물

출석수업 과제물(평가결과물) 표지(온라인제출용) 교과목명 : 디지털논리회로 학 번 : 성 명 : 연 락 처 ... ) 교재 5장 (주관식 문제 8번) 입력이 3개이고 출력이 1인 조합논리회로에서 입력 중 0의 개수가 1의 개수보다 많으면 출력이 1이 되고, 그 외의 경우는 0이 되는 조합논리회로 ... ’) • (w + y’) • (w +z’) 교재 5장 (주관식 문제 8번) 입력이 3개이고 출력이 1인 조합논리회로에서 입력 중 0의 개수가 1의 개수보다 많으면 출력이 1이 되

방송통신대 | 5페이지 | 4,800원 | 등록일 2024.06.19

다운로드 장바구니
3단 구성의 디지털 DLL 회로 (All Digital DLL with Three Phase Tuning Stages)

한국전기전자학회 박철우, 강진구

논문 | 9페이지 | 무료 | 등록일 2025.04.09 | 수정일 2025.05.08

다운로드
마이크로 프로세서를 이용한 디지털 보정회로 설계 (Design of Digital Correction Circuits Using Microprocessor)

한국산학기술학회 전호익, 조현섭

논문 | 3페이지 | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
HVS와 신경회로망을 이용한 디지털 워터마킹 (Digital Watermarking using HVS and Neural Network)

)과 신경회로망 중 SOM(Self-Organizing Map)을 이용한 적응적 디지털 이미지 워터마킹을 제안한다. 인간 시각 시스템을 기반으로 하여 블록의 특징벡터를 찾아낸다. 블록 ... 강인하였다. We propose an adaptive digital watermarking algorithm using HVS(human visual system) and SOM

논문 | 10페이지 | 무료 | 등록일 2025.05.31 | 수정일 2025.06.05

다운로드
교육용 디지털 논리회로 시뮬레이터 설계 및 구현 (Design & Implementation of an Educational Digital Logic)

에서는 이러한 제한을 완화시키고, 큰 규모의 논리를 여러 개의 도면으로 나누어 처리할 수 있는 확장형 디지털 논리 회로 시뮬레이터 XSIM (eXpandable digital logic ... 기존의 교육용 디지털 시뮬레이터들은 논리소자(AND, OR gate 등)의 입력 포트 수, 선의 상태변화, custom component등에 대한 제한이 있다. 본 논문 ... circuit SIMulator)을 제안한다. XSIM은 큰 회로를 여러 개의 페이지로 나누어 작업이 가능함으로 복잡한 논리도면 구성이나, 팀별수업에 도움이 될 것으로 기대

논문 | 14페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
히스테리시스가 디지털로 제어되는 CMOS 비교기 IC 회로 (A Digitally Controllable Hysteresis CMOS Monolithic Comparator Circuit)

대한전자공학회 김영기

논문 | 6페이지 | 무료 | 등록일 2025.04.21 | 수정일 2025.05.13

다운로드
혼돈합성맵의 디지털회로설계 (The design of digital circuit for chaotic composition map)

한국항행학회 박광현, 서용원

논문 | 6페이지 | 무료 | 등록일 2025.04.29 | 수정일 2025.05.15

다운로드
인공지능 알고리즘 기반 디지털 반도체 회로 성능 예측 (Artificial Intelligence Algorithm Based Digital Circuit Performance Prediction)

국제차세대융합기술학회 정한울

논문 | 8페이지 | 무료 | 등록일 2025.05.06 | 수정일 2025.05.17

다운로드
[방송통신대학교] 디지털논리회로 기말시험(온라인)

2020학년도 1학기 기말시험(온라인평가) 제출용?교과목명:디지털논리회로?학번:?성명:?연락처:?평가유형:주관식형(과제물형, 주관식형, 혼합형 중 해당 유형 표기)?주관식형 ... :디지털 논리회로 문제풀이- 이하 과제 및 답안 작성 (※ A4용지 편집 사용)1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로 ... 하여 상태도를 작성하고, 해당 방정식을 논리회로도로 작성하면 다음과 같다.- 상태도- 논리회로도2. 다음 그림의 상태도와 같이 0에서 7까지 중에서 1, 3, 5가 빠진 경우를 나타내

방송통신대 | 8페이지 | 4,500원 | 등록일 2022.03.01 | 수정일 2022.03.10

다운로드 장바구니
아두이노를 이용한 디지털 논리 회로 온라인 실습 사례 (Hands-on examples of digital logic circuits using Arduino)

한국실과교육연구학회 이은상

논문 | 20페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
파워 분배망을 고려한 디지털 회로 시스템의 설계와 분석 (Design and Analysis of Digital Circuit System Considering Power Distribution Networks)

대한전자공학회 이상민, 문규, 위재경

논문 | 8페이지 | 무료 | 등록일 2025.04.28 | 수정일 2025.05.15

다운로드
판매자 표지

디지털회로실험 래치

디지털 회로 실험 3주차 실험보고서실험 1) JK 플립플롭그림 4-11 NAND 게이트 JK 플립플롭실험 2) D 플립플롭그림 4-12 D 플립플롭 회로실험 3) 전가산기그림 5 ... 회로의 결과표입 력출 력ABCiSCo0*************00110110010101011100111111실험 4) 전감산기 회로의 결과표입 력출 력xyzDB ... 0000000111010110110110010101001100011111-토의실험 1은 NAND 게이트를 이용하여 JK 립플롭 회로를 구성하는 실험으로, JK 플립플롭은 입력단자 J와 K, 클록펄스

리포트 | 4페이지 | 1,500원 | 등록일 2023.10.24

다운로드 장바구니
아두이노를 활용한 디지털 논리 회로의 구현: 가산기를 중심으로 (Implementation of Digital Logic Circuits Using Arduino: Focusing on the Adder)

사단법인 인문사회과학기술융합학회 이은상

논문 | 13페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
그래프 뉴럴 네트워크를 활용한 디지털 로직회로 타이밍 최적화 연구 (Timing Optimization of Digital Circuits using Graph Neural Networks)

대한전자공학회 김준, 정재용

논문 | 11페이지 | 무료 | 등록일 2025.04.03 | 수정일 2025.05.07

다운로드
나노미터 디지털회로의 노화효과를 보상하기위한 새로운 적응형 회로 설계 (Design of a new adaptive circuit to compensate for aging effects of nanometer digital circuits)

현상들에 의해서 회로 성능의 심각한 저하를 가져올 수 있다. 그러므로, 본 논문에서는 디지털회로에서 발생할 수 있는 노화를 극복할 수 있는 적응형 보상 회로를 제안하고자 한다 ... 나노크기 MOSFET 공정에서 회로의 신뢰도에 영향을 미치는 음 바이어스 온도 불안정성(NBTI), 핫 캐리어 주입(HCI), 시간 의존 유전체 파손(TDDB) 등과 같은 노화 ... . 제안된 보상회로는 노화에 의해 감소하는 회로 성능을 적응적으로 보상해 주기 위해서 노화 정도에 따라 파워스위치 폭을 조절할 수 있고, 순방향 바디 바이어싱 전압을 걸어줄 수 있

논문 | 6페이지 | 무료 | 등록일 2025.06.16 | 수정일 2025.06.17

다운로드
센서 시스템을 위한 저전력 고신뢰의 비동기 디지털 회로 설계 (Low Power Reliable Asynchronous Digital Circuit Design for Sensor System)

한국센서학회 안지혁, 김경기

논문 | 5페이지 | 무료 | 등록일 2025.04.19 | 수정일 2025.05.11

다운로드
광대역 전디지털 클록 데이터 복원회로 설계 (Design of Wide-range All Digital Clock and Data Recovery Circuit)

This paper is proposed all digital wide–range clock and data recovery circuit. The Proposed clock ... designed as a digital which has a specificity against a noise. This circuit is designed to 0.13um CMOS ... process and verified simulation to spectre tool. This paper is proposed all digital wide–range c

논문 | 5페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
[디지털공학개론] 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오

디지털 시계와 레지스터학번 :이름 :1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오.카운터는 입력 펄스의 수를 세는 장치이며 대표적인 플리플롭 응용 ... 에서는 1/8, Q D 에서는 1/16의 주파수를 갖는 구형파가 얻어진다.우리가 주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 만든 대표적인 순차 회로 중 하나이다. 디지털 ... 과 바로 밑에 있는 모든 카운터가 각자 최상의 값을 가지고 있으면 출력 Eo를 1로 만들어 주어야 한다.이미 만든 회로에 Enable 제어 신호를 추가하려면 설계하고 싶은 카운터

방송통신대 | 7페이지 | 3,000원 | 등록일 2021.03.23

다운로드 장바구니
디지털회로실험 프로젝트

디지털 회로 실험JK 플립플롭디지털 회로 실험 JK 플립플롭CONTENTS01 JK 플립플롭02 7235실험 과정04 실험 결과05 느낀 점(1) 회로도(2)실험 순서01JK

리포트 | 12페이지 | 1,500원 | 등록일 2021.12.19

다운로드 장바구니

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기