총 805개
-
핵심이 보이는 전자회로실험 BJT 공통이미터 증폭기2025.05.161. NPN형 BJT 공통이미터 증폭기 NPN형 BJT 공통이미터 증폭기의 동작 특성을 시뮬레이션과 실험을 통해 분석하였습니다. 시뮬레이션 결과와 측정 결과를 비교하여 전압이득을 계산하고 그래프로 나타내었습니다. 부하저항 RL이 증가하면 얻을 수 있는 전압이득이 많아지는 것을 확인하였습니다. 2. PNP형 BJT 공통이미터 증폭기 PNP형 BJT 공통이미터 증폭기의 동작 특성을 시뮬레이션과 실험을 통해 분석하였습니다. 시뮬레이션 결과와 측정 결과를 비교하여 전압이득을 계산하고 그래프로 나타내었습니다. 부하저항 RL이 증가하면 얻을 ...2025.05.16
-
기초회로실험 RLC회로의 과도응답 및 정상상태응답 실험 예비보고서2025.04.291. RLC 회로의 과도응답 RLC 회로의 과도응답을 분석하였습니다. 과감쇠(Over Damped) 응답, 임계감쇠(Critically Damped) 응답, 저감쇠(Under-Damped) 응답, 무손실(Lossless) 응답 등 4가지 경우에 대해 설명하였습니다. 각 경우의 특성 다항식과 과도응답 수식을 제시하였습니다. 2. RLC 회로의 정상상태응답 RLC 회로의 정상상태응답을 분석하였습니다. 회로 방정식을 페이저 관계식으로 변환하여 정상상태 응답 수식을 도출하였습니다. 3. RL 회로 시정수 측정 RL 회로를 구성하여 구형파 ...2025.04.29
-
전자회로설계 및 실습1_설계 실습1. OP Amp를 이용한 다양한 Amplifier 설계_예비보고서2025.01.221. 센서 측정 및 등가회로 센서의 출력신호가 주파수 2kHz의 정현파이고 peak to peak 전압이 200mV인 것을 확인했다. 센서의 부하로 10KΩ 저항을 연결했을 때 peak to peak 전압이 100mV로 감소했다. 이를 통해 센서의 Thevenin 등가회로를 구할 수 있으며, Function generator와 저항으로 이를 구현할 수 있다. 2. Inverting Amplifier 설계 및 시뮬레이션 센서의 출력을 증폭하기 위해 Inverting Amplifier를 설계했다. 설계 과정과 PSPICE 시뮬레이션 결...2025.01.22
-
[전기회로설계실습] 설계 실습 3. 분압기(Voltage Divider) 설계2025.05.131. 분압기 설계 본 실험은 복잡한 회로를 간단한 등가회로로 만드는 Thevenin등가회로를 직접 설계, 제작, 측정하여 원본 회로 및 이론값과 비교하는데에 의의가 있다. 부하효과를 고려하지 않은 회로와 부하효과를 고려한 회로 두 가지로 나누어 설계하였다. 무부하상태와 부하가 있을 때의 전압을 측정하여 설계 조건들의 만족 여부를 판단하였다. 2. 등가전압 및 등가저항 측정 실험계획 3.3의 방법으로 V_Th를 측정하고, R_L를 측정하여 이론값과의 오차를 확인하였다. 오차의 이유로는 DMM의 내부저항값을 고려하지 않았고 DC Pow...2025.05.13
-
(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 1. Op Amp를 이용한 다양한 Amplifier 설계2025.04.301. 센서 측정 및 등가회로 센서의 출력신호를 측정하고 Thevenin 등가회로를 구하는 과정을 설명하였습니다. 센서의 출력전압이 200mV이고 부하에 걸리는 전압이 100mV일 때, 센서의 Thevenin 등가회로를 구하였습니다. 또한 Function generator의 출력을 100mV로 설정하여 센서의 등가회로를 구현하는 방법을 제시하였습니다. 2. Inverting Amplifier 설계 및 시뮬레이션 센서의 출력을 증폭하기 위해 Inverting Amplifier를 설계하였습니다. 설계 과정과 PSPICE 시뮬레이션 결과를...2025.04.30
-
[전기회로설계실습] 설계실습 10. RLC 회로의 과도응답 및 정상상태응답2025.05.131. RLC 회로의 과도응답 본 실험은 RLC 회로의 과도응답을 확인하는 것이 목적이다. 저감쇠, 임계감쇠, 과감쇠 특성을 관찰하고 각 경우의 저항값을 측정하였다. 저감쇠 응답에서 측정한 진동 주파수와 이론값을 비교하여 7.98%의 오차율을 보였다. 오차 원인으로는 측정 방법의 부정확성과 인덕터 값 측정의 어려움을 들 수 있다. 임계감쇠 응답에서는 40.07%의 큰 오차율을 보였는데, 이는 눈으로 관측하기 어려운 임계감쇠 특성 때문으로 판단된다. 과감쇠 응답에서는 측정값을 바탕으로 이론 조건을 만족함을 확인하였다. 2. RLC 회로...2025.05.13
-
BJT 이미터 및 컬렉터 귀환 바이어스 실험2025.11.181. 이미터 바이어스 회로 이미터 바이어스 회로는 고정 바이어스 회로에 이미터 쪽에 저항을 추가한 구조로, 베이스 입장에서 negative feedback을 발생시켜 동작점을 안정화시킨다. 베타 값 증가로 인한 컬렉터 전류 증가 시 이미터 전압이 상승하여 베이스 전류를 감소시키고, 이를 통해 컬렉터 전류 변화를 억제한다. 회로방정식 분석 결과 RE >> RB/β 조건에서 IC가 베타 값에 거의 영향을 받지 않으며, 이는 동작점 안정성을 크게 향상시킨다. 2. 컬렉터 귀환 바이어스 회로 컬렉터 귀환 회로는 베이스 저항이 VCC에 직접...2025.11.18
-
LC 회로의 리액턴스 측정 및 RLC 직병렬 회로의 임피던스 측정 결과 레포트2025.01.241. 직렬 RC - RL 회로 실험 결과에서 직렬 RC - RL 회로의 측정값과 이론값을 비교하였다. 실험 결과, 이론값과 오차율이 거의 없어 성공적인 실험이었음을 확인할 수 있다. 저항, 인덕터, 커패시터의 값이 이론값과 다르기 때문에 실제 부품의 내부 저항, 유도성 손실, 커패시턴스의 불완전성 등으로 인해 위상차가 발생할 수 있고, 회로의 주파수가 변하면 리액턴스도 변화할 수 있다. 2. 직렬 RLC 회로 직렬 RLC 회로에서 각 소자의 전압을 구하고 나머지 값들을 측정한 전압으로 구하여 위상을 확인하는 실험을 진행하였다. 실험...2025.01.24
-
전자회로(개정4판) - 생능출판, 김동식 지음 / 11장 연습문제 풀이2025.01.021. 연산증폭기의 응용회로 1. 그림 11-22에서 연산증폭기의 반전(-) 입력전압은 ±Vd 차동전압을 무시할 수 있으므로 연산증폭기의 비반전(+) 입력전압 또한 ±Vd이다. 따라서 출력전압 Vo는 ±Vd ± Vref이다. 2. 이 비교기는 히스테리시스와 제너제한을 가지며, 양단 전압은 항상 ±Vref이다. 3. 연산증폭기의 반전(-) 입력전압은 ±Vd 차동전압을 무시할 수 있으므로 연산증폭기의 비반전(+) 입력전압 또한 ±Vd이다. 4. 시정수 RC에 따른 출력 파형의 변화율을 설명하고 있다. 5. 그림 11-25에서 R1, R2...2025.01.02
-
중앙대학교 전자회로설계실습 예비보고서1(분반1등)2025.01.111. 센서 Thevenin 등가회로 구현 센서의 출력 전압을 오실로스코프로 측정하였을 때 200mV(peak to peak)가 측정되었다. V_th(=Vampl)의 크기는 100mV으로, peak to peak 값은 100mV*2= 200mV가 된다. 10kΩ의 부하 저항에 흐르는 전압을 측정해보니 100mV(peak to peak)가 측정되었다. 오실로스코프의 입력 임피던스 값은 부하 저항에 비해 매우 큰 값이고, 전류는 모두 부하 저항 쪽으로 흐르게 될 것이다. 우리는 전압 분배 법칙에 의해 계산을 해보면 100mV = 의 수...2025.01.11
8 / 81
