총 2,756개
-
[전기회로설계실습] 설계 실습 9. LPF와 HPF 설계2025.05.131. LPF(Low-Pass Filter) 설계 본 실험에서는 RC회로를 이용하여 LPF를 설계하고 주파수 응답을 실험으로 확인하였습니다. 커패시터 전압의 위상을 측정한 결과 lagging 현상이 확인되었고, 이론값과 비교했을 때 오차율은 -7.5%였습니다. 또한 입력과 출력의 크기와 위상차가 타원형의 리사주 패턴을 출력한다는 것을 확인하였습니다. 주파수가 증가할수록 커패시터에 걸리는 전압이 낮아지는 LPF의 특성을 관찰할 수 있었습니다. 2. HPF(High-Pass Filter) 설계 본 실험에서는 RL회로를 이용하여 HPF를 ...2025.05.13
-
[A+]전자회로설계실습 실습 3 결과보고서2025.01.101. 브릿지 전파정류회로 4개의 다이오드를 사용하는 브릿지 전파정류회로를 설계하고 제작하였다. 정류회로 양단의 전압차를 측정하는 실험을 제외하고 실험의 측정값들이 수식으로 구한 이론값들과 큰 오차를 보이지 않고 설계와 일관된 결과를 얻었지만 5KΩ의 저항을 사용했을 때보다 20KΩ의 저항의 사용했을 때 오차가 소폭 상승하였다. 2. 전압 파형 측정 Function Generator를 10Vpp, 40kHz로 설정하고 회로를 연결하여 A와 B점 사이의 전압 파형을 측정해 보았지만 원하던 결과를 얻을 수 없었다. 이는 회로의 GND와 ...2025.01.10
-
[예비보고서]중앙대학교 전자회로설계실습 MOSFET Current Mirror 설계2025.05.101. 단일 Current Mirror 설계 전자회로 설계 및 실습 예비보고서에서 단일 Current Mirror 설계에 대해 설명하고 있습니다. 2N7000 트랜지스터를 이용하여 10.09 mA의 전류원을 설계하는 과정을 보여주고 있습니다. 트랜지스터의 특성을 이용하여 전류원의 동작 조건을 만족시키는 방법을 설명하고 있으며, OrCAD와 PSPICE를 이용한 회로 설계 및 시뮬레이션 결과를 제시하고 있습니다. 2. Cascode Current Mirror 설계 전자회로 설계 및 실습 예비보고서에서 Cascode Current Mir...2025.05.10
-
디지털집적회로설계 NOR/OR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. NOR 게이트 레이아웃 설계 NOR 게이트는 트랜지스터 레벨에 따라 설계되었으며, SP 파일을 수정하여 구현되었다. 시뮬레이션 파형 분석을 통해 입력 신호(InA, InB)에 따른 출력(OUTPUT)을 확인하였고, 레이아웃 추출 후 파형이 정상적으로 작동함을 검증했다. 이 과정에서 트랜지스터 배치와 연결 구조의 이해가 중요하며, 정확한 논리 동작을 확인할 수 있었다. 2. OR 게이트 레이아웃 구현 OR 게이트는 NOR 게이트와 인버터(INVERTER)를 조합하여 구현되었다. 두 회로의 레이아웃을 통합하여 설계하였고, 입력 신...2025.11.15
-
아날로그 및 디지털회로 설계 실습 실습9_4-bit Adder 회로 설계_예비보고서2025.01.211. 조합논리회로 설계 조합논리회로의 한 예로 가산기 회로를 설계하는 방법을 이해한다. 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하고, XOR gate를 이용하여 보다 간소화된 다단계 조합 논리회로를 설계한다. 마지막으로 2Bit 가산기 회로를 설계한다. 2. 전가산기 설계 전가산기에 대한 진리표를 작성하고 Karnaugh 맵을 이용하여 간소화된 불리언식을 구한다. 이를 ...2025.01.21
-
전자회로실험 설계2 결과보고서2025.05.091. CMOS 특성 확인 실험 1에서는 NMOS 트랜지스터의 특성을 확인하였다. V_DS를 고정하고 V_GS에 따른 I_DS의 선형성을 살펴보았으며, 문턱 전압 V_TH를 측정하고 cut-off region, saturation region, triode region에서의 동작을 관찰하였다. 또한 실험 결과를 통해 μ_n C_ox W/L와 λ_n을 도출하였다. 2. NMOS 기반 증폭기 설계 실험 2에서는 NMOS 특성과 파라미터를 이용하여 전압 이득이 2 이상인 common source 증폭기 회로를 설계하였다. 입력 신호의 진폭...2025.05.09
-
중앙대 전기회로설계실습 예비보고서82025.05.141. RL 회로의 과도응답 이 보고서는 RL 직렬 회로의 과도응답을 설계하고 측정하는 방법을 다룹니다. 주어진 시정수 10 μs를 갖는 RL 회로를 설계하고, 이를 측정하기 위한 실험 계획을 수립합니다. 회로 구성, 오실로스코프 설정, 예상 파형 등을 자세히 설명하고 있습니다. 2. RC 회로의 과도응답 보고서에서는 RL 회로의 과도응답 실험 결과를 바탕으로 RC 회로의 과도응답을 예상하고 설명하고 있습니다. RC 회로에 동일한 사각파 입력을 가했을 때의 저항 및 커패시터 전압 파형을 그래프로 나타내고, 이론적 근거를 설명하고 있습...2025.05.14
-
아날로그 및 디지털 회로 설계실습 예비보고서 9주차2025.01.171. 논리함수와 게이트 아날로그 및 디지털 회로 설계실습 실험에서 여러 종류의 게이트 기능을 측정하여 실험적으로 이해하였습니다. NAND, NOR, XOR, XNOR 게이트의 회로도를 설계하고 진리표를 작성하였습니다. 또한 AND 게이트와 OR 게이트의 입출력 시간 딜레이를 측정하는 방법을 조사하고 실험 방법을 설계하였습니다. 2. NAND 게이트 특성 분석 NAND 게이트가 정상적으로 동작하기 위한 최소 정격 전압을 구하는 설계 방법을 생각하고 구체적인 단계를 서술하였습니다. 전원 공급 장치를 사용하여 Vcc를 단계적으로 변화시키...2025.01.17
-
중앙대 전자회로설계실습 결과보고서62025.01.121. Common Emitter Amplifier 설계 전자회로설계실습 결과보고서설계실습 6에서는 Common Emitter Amplifier 회로를 구현하고 측정하였습니다. 실험 과정에서 이론값과 측정값의 오차가 발생하였는데, 그 원인으로는 가변저항의 값이 이론값과 달랐고, 측정 단위가 작아 측정값의 영향을 많이 받았으며, 측정 장비의 오차가 수식을 통한 계산에 증폭되었기 때문으로 분석되었습니다. 전반적으로는 만족스러운 실험이었지만, 일부 측정값에서 큰 오차가 발생하였기 때문에 개선이 필요한 것으로 보입니다. 다음 실험에서는 가변...2025.01.12
-
중앙대 전자회로 설계 실습 예비보고서 8_MOSFET Current Mirror 설계2025.01.111. MOSFET Current Mirror 설계 이 보고서는 MOSFET Current Mirror 설계에 대한 내용을 다루고 있습니다. 단일 Current Mirror 설계와 Cascode Current Mirror 설계에 대해 설명하고 있으며, 각 회로의 설계 과정과 시뮬레이션 결과를 제시하고 있습니다. 단일 Current Mirror 설계에서는 2N7000 MOSFET을 이용하여 10mA의 전류원을 설계하는 과정을 보여주며, Cascode Current Mirror 설계에서는 10mA의 Cascode 전류원을 설계하는 과정을...2025.01.11
7 / 276
