총 2,756개
-
중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계2025.05.101. 전가산기 회로 논리회로에서 전가산기 회로를 구성하여 실험하였다. 전가산기 회로는 A(피가수), B(가수), Cin(자리올림수)의 입력과 S(합), Cout(자리올림수) 출력으로 되있다. 전가산기의 예비보고서에서 확인했던 것처럼 불리언 식 Cout은 A ⊕ B ⊕ Cin이고, S의 경우는 A ⊕ B ⊕ Cin이 된다. 식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여 전가산기를 구성하였다. 입력과...2025.05.10
-
아날로그 및 디지털 회로 설계실습 예비보고서 12주차2025.01.171. 4진 비동기 카운터 4진 비동기 카운터의 이론을 바탕으로 1MHz의 구형파를 입력할 때 Q1 신호의 주파수는 0.5MHz, Q2 신호의 주파수는 0.25MHz임을 확인하고 입력 신호, Q1 신호, Q2 신호의 파형을 그려보았습니다. 2. 8진 비동기 카운터 설계 버튼 스위치를 이용하여 카운트가 증가하도록 8진 비동기 카운터의 회로도를 설계하였습니다. Q1, Q2, Q3 출력 신호에 LED를 연결하여 카운터의 상태를 확인할 수 있도록 하였습니다. 3. 10진 비동기 카운터 설계 16진 비동기 카운터와 리셋 회로를 이용하여 10진...2025.01.17
-
RL회로의 과도응답 특성 측정 및 설계2025.11.141. RL회로 시정수 설계 RL직렬회로에서 시정수(Time constant)는 τ = L/R 공식으로 계산된다. 주어진 조건에서 시정수 10㎲를 만족하기 위해 저항 1kΩ, 인덕터 10mH를 사용하여 회로를 설계한다. 이는 전자기 에너지의 저장과 방출 특성을 나타내는 기본 매개변수로, 회로의 동적 응답 특성을 결정하는 중요한 요소이다. 2. 과도응답 측정 및 파형 분석 Function generator에서 1V 사각파(duty cycle 50%)를 인가할 때, 시정수 측정을 위해 주파수는 약 5kHz로 설정하여 반주기가 최소 5τ ...2025.11.14
-
[전기회로설계실습] 설계 실습 8. 인덕터 및 RL회로의 과도응답2025.05.131. RL회로 설계 및 과도응답 분석 본 실험은 주어진 시정수를 갖는 간단한 RL회로를 설계하고 이를 측정하여 과도응답을 확인하는데 의의가 있다. RL회로의 시정수는 인덕턴스값을 저항값으로 나누어 구할 수 있고, 인덕터 전압이 입력 전압의 0.368배가 될 때까지의 걸린 시간을 확인하는 것으로 실험적 측정이 가능하다. Oscilloscope에서는 1.05%의 적은 오차율로 성공적인 실험이 이루어졌고, 마찬가지로 시뮬레이션 결과 또한 0.5%의 적은 오차율로 성공적인 실험이 이루어졌다고 판단된다. 2. RL회로와 RC회로의 차이 분석...2025.05.13
-
[A+] 중앙대학교 전자회로 설계실습 예비보고서 3. Voltage Regulator 설계2025.04.291. 전파정류회로 전파정류회로는 브리지 방식 정류회로로, 다이오드로 인한 전압강하가 2번 발생합니다. 따라서 부하저항 Rl의 2배를 사용하여 식을 변형하였습니다. 전파정류회로의 방전 주기는 반주기(T/2)이므로, 교재의 반파정류회로 수식을 변형하여 사용하였습니다. 2. 직류전압 공급기 설계 문제에서 제시된 조건을 만족시키기 위해 입력전원의 크기와 주파수, 커패시터의 크기를 계산하였습니다. 입력전원은 진폭 5.632V, 주파수 4.889kHz 이상의 정현파를 사용하고, 커패시터는 0.1uF을 사용하면 문제의 조건을 모두 만족시킬 수 ...2025.04.29
-
[A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 12. Stopwatch 설계2025.04.291. 클럭 생성 회로 및 카운터 회로 테스트 Function generator를 이용하여 실습서와 동일하게 Frequency는 1 [Hz], Amplitude는 0 ~ 5 [V]의 square wave의 clock 신호를 만든다. 이후 Decoder와 7-segment 사이에 330 [Ω]의 저항을 달아 과전류를 방지하고, decoder의 출력 방식과 7-segment LED의 type 간의 매칭을 유의하며 점퍼선을 연결한다. 74HC192라는 BCD 카운터를 사용하였고, Count up mode로 동작시키기 위해 [그림 1]을 참...2025.04.29
-
아날로그 및 디지털 회로 설계실습 결과보고서1 초전형 적외선 센서2025.05.151. 초전형 적외선 센서 초전형(Pyroelectric) 적외선 센서를 사용하여 회로를 설계하고 실험을 진행하였다. 센서에 +5V를 인가하고 Op-Amp에 +15V, -15V를 인가하여 회로를 구성하였다. 센서 위를 손으로 움직이면 출력신호가 증폭되어 나타났으며, 노이즈 제거를 위해 두 번째 Op-Amp 회로에 병렬로 10㎋의 커패시터를 연결하여 Low-Pass Filter 기능을 추가하였다. 이를 통해 노이즈가 상당히 감소한 깨끗한 파형을 확인할 수 있었다. 또한 Low-Pass Filter의 3dB-frequency를 계산하여 ...2025.05.15
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 결과 보고서2025.01.041. Wien bridge oscillator 구현 이번 실험실습에서는 신호발생기를 소자의 값을 조절하여 원하는 주파수에서 발진시키고, 이때의 발진주파수와 출력파형의 최대치를 관찰하였습니다. 그 결과 4-4-2의 회로의 경우 출력파형이 완벽한 사인파가 아니었지만, Gain 값과 발진주파수 모두 설계값과 비슷하였고, 4-4-3의 회로의 경우 4-4-2의 회로에서 다이오드를 추가하여 왜곡이 감소하는 것을 관찰할 수 있었습니다. Gain 값과 발진주파수 모두 설계값과의 오차가 감소하였습니다. 2. 안정된 Wien bridge oscill...2025.01.04
-
논리회로설계실험 6주차 D Latch 설계2025.05.151. D Latch 이번 실습의 목표는 D Latch를 Behavioral modeling, Dataflow modeling, Gate-level modeling, 그리고 Structural modeling으로 구현하는 것입니다. D Latch의 기본적인 구조와 작동 방식을 이해하고, 이를 바탕으로 다양한 모델링 방법을 통해 D Latch를 구현하였습니다. 이를 통해 논리회로 설계에 대한 이해도를 높일 수 있었습니다. 2. Schematic 설계 D Latch의 schematic을 두 가지 방법으로 그려보았습니다. 첫 번째는 log...2025.05.15
-
중앙대학교 전자회로설계실습 예비3. Voltage Regulatior 설계 A+2025.01.271. Voltage Regulator 설계 이 프레젠테이션은 전자회로설계실습의 예비 3번째 실습인 Voltage Regulator 설계에 대한 내용을 다루고 있습니다. 설계 과정에서 사용된 수식과 계산 과정을 상세히 설명하고 있으며, PSPICE를 활용한 회로 분석 결과도 포함되어 있습니다. 주요 내용으로는 브리지 방식 정류회로의 동작 원리, 부하 전압 및 리플 전압 계산, 교류 입력 전원 크기 및 주파수 결정 등이 있습니다. 1. Voltage Regulator 설계 전압 레귤레이터 설계는 전자 회로 설계에서 매우 중요한 부분입니...2025.01.27
6 / 276
