총 27개
-
중앙대 전전 전자회로설계실습 예비보고서 Common Emitter Amp2025.05.021. Common Emitter Amplifier 설계 이 보고서는 Emitter 저항을 삽입한 Common Emitter Amplifier 설계에 대한 내용을 다루고 있습니다. 주요 내용으로는 증폭기의 입력전압 감소를 위한 저항 설계, PSPICE를 이용한 회로 시뮬레이션, 출력파형 분석 등이 포함되어 있습니다. 1. Common Emitter Amplifier 설계 Common Emitter Amplifier는 가장 기본적인 트랜지스터 증폭기 회로 중 하나입니다. 이 증폭기는 입력 신호를 증폭하여 출력 신호를 생성하는 역할을 합...2025.05.02
-
전자회로설계 및 실습6_설계 실습6. Common Emitter Amplifier 설계_예비보고서2025.01.221. Common Emitter Amplifier 설계 Rsig = 1 Ω, RL = 2 kΩ, VCC = 12 V인 경우, β = 100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(Av)이 -100 V/V인 emitter 저항사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain Gv 식을 사용하여 RC를 결정하고, Rin, IC, IB, IE, VC, VE, VB, RE, ...2025.01.22
-
Common Emitter Amplifier의 주파수 특성 결과보고서2025.04.271. Common Emitter Amplifier Common Emitter Amplifier는 입력은 베이스를 통하고 출력은 컬렉터 단자에서 얻으며 이미터를 입출력 단자에 공통으로 이룬다. 설계목표를 달성하기 위해 그림의 회로를 설계하였다. 입력신호가 베이스 단자에 인가되고 컬렉터에서 출력신호가 나오도록 구성된 Common Emitter Amplifier 회로를 구성하여 주어진 조건을 이용하여 주파수 특성 및 커패시터들의 영향을 측정하였고 이론값과 비슷하게 나왔다. 2. 주파수 특성 입력신호의 크기를 20 mVpp로 고정하고 주파...2025.04.27
-
중앙대학교 전자회로설계실습 예비보고서62025.01.111. Common Emitter Amplifier 설계 이 보고서는 50Ω, 5kΩ, 12V인 경우, β=100인 NPN BJT를 사용하여 이 kΩ 단위이고 amplifier gain(Av)이 -100V/V인 증폭기를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early Effect를 무시하고 이론부의 Overall Voltage Gain 식을 사용하여 부하저항 RL에 최대전력이 전달되도록 하는 방법을 설명하고 있습니다. 또한 Emitter 저항을 사용한 Common Emitter Amplifier의 설계...2025.01.11
-
중앙대 Common Emitter Amplifier 설계 예비보고서2025.05.051. Gain Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 입력전압이 10 mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없어진다. 2. 입력신호 크기 감소 입력신호의 크기를 줄이기 위하여 단자와 접지 사이에 50 Ω보다 작은 저항을 연결한 회로에 대하여 전압 이득이 95% 이상이 되도록 저항을 PSPICE로 구한다. 이 저항과 function generator 출력저항 50 Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain...2025.05.05
-
중앙대 전자회로설계실습 결과보고서62025.01.121. Common Emitter Amplifier 설계 전자회로설계실습 결과보고서설계실습 6에서는 Common Emitter Amplifier 회로를 구현하고 측정하였습니다. 실험 과정에서 이론값과 측정값의 오차가 발생하였는데, 그 원인으로는 가변저항의 값이 이론값과 달랐고, 측정 단위가 작아 측정값의 영향을 많이 받았으며, 측정 장비의 오차가 수식을 통한 계산에 증폭되었기 때문으로 분석되었습니다. 전반적으로는 만족스러운 실험이었지만, 일부 측정값에서 큰 오차가 발생하였기 때문에 개선이 필요한 것으로 보입니다. 다음 실험에서는 가변...2025.01.12
-
중앙대 전자회로설계실습 결과보고서72025.01.121. Common Emitter Amplifier의 주파수 특성 이번 실험은 이전 설계실습을 보완하기 위해 ∈ 을 연결한 2차 설계 common emitter amplifier의 주파수 특성과 주파수에 따른 overall gain에 대해 알아보았다. 2차 설계 common emitter amplifier의 Base, Emitter의 Voltage의 오차율 약 1% 미만으로 작은 오차율을 보였지만, base current는 19.95%의 오차율을 보였다. 이는 BJT의 non-linear 특성으로 인한 결과라고 예상한다. 특히 m a...2025.01.12
-
중앙대 전자회로 설계 실습 예비보고서 6_Common Emitter Amplifier 설계2025.01.111. Emitter 저항을 삽입한 Common Emitter Amplifier 설계 설계실습 6. Common Emitter Amplifier 설계에서 Emitter 저항을 사용한 Common Emitter Amplifier 회로를 설계하고자 합니다. Early effect를 무시하고 이론부의 overall voltage gain 식을 이용하여 부하저항에 최대전력이 전달되도록 부하저항을 결정하고, 이를 바탕으로 필요한 저항 값들을 계산합니다. 또한 PSPICE 시뮬레이션을 통해 출력파형을 분석하고 증폭기의 특성을 확인합니다. 2. ...2025.01.11
-
A+ 전자회로설계실습_Common Emitter Amplifier 설계2025.01.211. Common Emitter Amplifier 설계 이 프레젠테이션에서는 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain(υo/υsig) Gv에 대한 식을 사용하여 ...2025.01.21
-
중앙대학교 전자회로설계실습 Common Emitter Amplifier 설계2025.05.101. Common Emitter Amplifier 설계 전자회로 설계 및 실습 예비보고서에서 Common Emitter Amplifier 회로를 설계하는 과정이 설명되어 있습니다. 주요 내용으로는 Emitter 저항을 사용한 Common Emitter Amplifier 회로 설계, 이론부의 overall voltage gain 식을 이용한 부하저항 결정, 바이어스 전압 및 저항 값 계산, PSPICE 시뮬레이션을 통한 출력 파형 분석, 입력 신호 크기 조절을 위한 추가 저항 설계 등이 포함되어 있습니다. 1. Common Emitt...2025.05.10
1 / 3
