총 2,827개
-
아날로그 및 디지털회로 설계 실습 실습5_전압제어 발진기_결과보고서2025.01.211. 전압제어 발진기 전압제어 발진기란 입력 제어 전압의 크기에 따라 출력되는 신호의 주파수가 변하는 주파수 가변 신호 발생 회로를 말한다. 전압제어 발진기의 설계방법에는 여러 가지가 있지만 이번 전압제어 발진기 회로는 크게 3가지로 구성되는데 Op amp를 이용한 적분기, 스위치 역할을 하는 BJT, 비교기 역할을 하는 슈미트 회로로 구성된다. 이번 설계실습에서는 슈미트 회로와 적분기 회로를 이용한 전압제어 발진기 회로를 만들어보았다. 제어 전압 Vc값을 조절하면서 출력 주파수 값을 측정하였고 그 결과 Vc가 0.5V~2V인 구간...2025.01.21
-
아날로그 및 디지털회로 설계 실습 실습1_초전형(Pyroelectric) 적외선 센서_예비보고서2025.01.211. 초전형 적외선 센서 초전형 적외선 센서는 열에너지를 전기 신호로 변환하는 센서입니다. 이 센서는 인체의 움직임을 감지할 수 있으며, 이때 발생하는 전압 변화를 검출할 수 있습니다. 이 실습에서는 초전형 센서, LED, Op-Amp의 원리를 이해하고, 센서가 인체의 움직임을 감지했을 때 발생하는 전압 변화를 검출할 수 있는 회로를 설계하는 것이 목적입니다. 2. High-Pass Filter 설계 초전형 적외선 센서와 증폭기 사이에 신호를 전달하기 위해 High-Pass Filter를 설계해야 합니다. R과 C를 이용하여 -3d...2025.01.21
-
중앙대학교 아날로그 및 디지털 회로 설계 실습 3차 예비보고서2025.01.061. 단극 스텝 모터 (Uni-polar step motor) 단극 스텝 모터의 동작 원리를 이해하고, 스텝 모터를 조종하기 위한 범용 이동 레지스터 (Universal shift register)의 사용 방법을 배웁니다. BJT 트랜지스터와 범용 이동 레지스터를 이용하여 스텝 모터 구동기를 설계하고 그 동작을 확인합니다. 2. 범용 이동 레지스터 74HC194 74HC194 데이터시트를 분석하여 범용 이동 레지스터의 동작을 예상합니다. 레지스터의 S0, S1 입력에 따른 출력 QA~QD의 변화를 이해합니다. 3. ULN2003AN...2025.01.06
-
디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 12025.05.161. NE555 타이머 IC NE555는 타이머, 지연, 펄스 생성 및 발진 역할을 하는 IC칩입니다. 내부 회로는 전압 분배기, 임계값 비교기, 트리거 비교기, 플립플롭, 출력, 방전 회로로 구성되어 있습니다. NE555는 불안정 모드(발진기), 단안정 모드, 쌍안정 모드 등 다양한 모드로 동작할 수 있습니다. 2. NE555 불안정 모드(발진 회로) NE555의 불안정 모드는 전압이 R1, R2를 통해 커패시터 C로 들어오면서 C가 충전되고, 2핀(TRIG)과 6핀(THR)의 비교기 출력이 RS 플립플롭의 R, S에 들어가 출력...2025.05.16
-
디지털시스템설계실습_HW_WEEK82025.05.091. 16x8bit Register file 이번 과제에서는 16x8bit Register file을 구현했습니다. 이 구조는 4bit의 address, 8bit의 data 크기, 16개의 저장공간을 가지고 있습니다. wr_enable이 활성화되면 clk 신호에 맞춰 din 값이 wr_addr에 입력되어 저장됩니다. 이를 통해 데이터가 저장되는 과정을 이해할 수 있었습니다. 2. Shift Register Shift Register 모듈을 구현하면서 clk이 positive edge일 때 qout이 shift되는 과정을 통해 동작 ...2025.05.09
-
디지털시스템설계실습_HW_WEEK122025.05.091. 32-bit ALU 설계 이번 실습에서는 32비트 ALU(Arithmetic Logic Unit)를 설계하고 구현하였습니다. 하위 모듈인 Full Adder, ALU_1, ALU_2를 구현한 후 이를 활용하여 32비트 ALU Top Module과 Pipeline Top Module을 구현하였습니다. 다양한 ALU 연산(AND, OR, ADD, SUB, SET ON LESS THAN)을 수행하고 그 결과를 시뮬레이션을 통해 확인하였습니다. 또한 Synthesis 후 Schematic을 분석하여 Critical Path Delay...2025.05.09
-
디지털시스템설계실습_HW_WEEK52025.05.091. 4bit comparator 4비트 comparator 모듈을 구현하고, 이를 연결하여 8비트 cascadable comparator 모듈을 구현하였다. 각 비트를 비교하여 크다, 같다, 작다로 분류하여 출력하는 과정을 이해할 수 있었다. 2. Matrix multiplication 행렬 곱셈 모듈을 구현하면서 컴퓨터가 곱셈 연산을 수행하는 방식을 이해할 수 있었다. 2차원 배열 형태로 구현하는 것이 어려웠다. 3. Positive-edge triggered D flip-flop 양 에지 트리거 D 플립플롭을 구현하면서 동작 ...2025.05.09
-
디지털시스템설계실습_HW_WEEK72025.05.091. DFF with synchronous reset and enable 이번 실습에서는 DFF with synchronous reset and enable를 구현하였습니다. 실습 강의노트에 주어진 코드를 입력했지만, 결과 파형을 분석할 때 Q와 QBAR의 값이 반전되지 않는 결과가 생겼습니다. 이는 변수명을 잘못 입력해 생긴 결과였지만, 강의노트에 있는 모듈 코드에서 posedge clk과 'negedge reset'을 추가한 것이 asynchrous 일 때 쓰는 것처럼 보였습니다. 또한 D-FF의 동작원리에 대해서도 다시 한 번...2025.05.09
-
디지털시스템설계실습_HW_WEEK102025.05.091. FSM Detector 이번 과제를 통해 FSM Detector를 구현해보는 시간이었습니다. Testbench에서 1101 sequency를 포함하는 input x '011011011110111' sequency를 생성하여 그 결과를 확인했습니다. FSM 모듈은 위의 input을 감지하고 그에 따라 1을 출력하는 것을 알 수 있었습니다. 그리고 이 과정을 분석하면서 Detector의 원리도 이해할 수 있었습니다. 2. Verilog Code 과제에서는 FSM_Detector 모듈을 Verilog로 구현하고, Test Bench...2025.05.09
-
디지털시스템설계실습_HW_WEEK62025.05.091. 4-to-1 MUX 이번 실습에서는 4-to-1 MUX를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. if-else 문과 case 문을 사용하여 MUX를 구현했으며, 시뮬레이션 결과를 통해 입력 신호 s0, s1에 따라 출력 i0, i1, i2, i3가 정상적으로 동작하는 것을 확인할 수 있었습니다. 2. 4-bit 시프트 레지스터 4-bit 시프트 레지스터를 Verilog 코드로 구현하고 시뮬레이션을 통해 동작을 확인했습니다. non-blocking 할당을 사용하여 클록 신호에 맞춰 입력 sin 값이...2025.05.09
11 / 283
