디지털논리회로 실험: 가산기와 감산기

본 내용은 " 디지털논리회로 실험 4. 가산기와 감산기 " 의 원문 자료에서 일부 인용된 것입니다. 2025.08.21

문서 내 토픽

• 1. 반가산기(Half Adder)

  XOR 게이트 1개와 AND 게이트 1개를 사용하여 구성된 회로로, 두 입력 A, B의 2진수 합을 계산한다. 출력 S는 합의 결과값이고, C는 발생한 캐리이다. 입력이 10, 01이면 출력이 01(CS)이 되고, 입력이 11이면 출력이 10(CS)이 된다. 이전 자리수에서 올라온 캐리는 고려하지 않는 기본 가산 회로이다.

• 2. 반감산기(Half Subtractor)

  XOR 게이트 1개, AND 게이트 1개, NOT 게이트 1개를 사용하여 구성된 회로로, 두 입력 A, B의 2진수 뺄셈 연산을 수행한다. 출력 D는 차수, Bn은 내림수이다. A-B 계산은 A+(B의 2의보수)로 수행되며, 예를 들어 A, B가 01일 때 0-1 연산에서 내림수 1과 차수 1이 계산되어 출력이 11이 된다. 이전 자리수의 내림수는 고려하지 않는다.

• 3. 전가산기(Full Adder)

  XOR 게이트 2개, AND 게이트 2개, OR 게이트 1개를 사용하여 구성된 회로로, 입력 A, B, Cn-1의 합을 계산한다. Cn-1은 이전 자리수에서 올라온 캐리이고, Cn은 다음 자리로 올려야 할 캐리이며, Sn은 캐리를 고려한 출력이다. 입력이 111일 때 1+1=10에서 캐리 1을 더하면 11이 되어 캐리 1, 출력 1이 나온다.

• 4. 전감산기(Full Subtractor)

  내림수를 고려하여 뺄셈 연산을 수행하는 회로이다. Kn-1은 이전에 빌려온 값, Kn은 현재 빌려온 값, Dn은 차수를 나타낸다. 입력이 101(Kn-1BnAn)일 때 1-0-1 연산에서 결과는 00(KnDn)이 된다. 2진수 감산은 A-B를 A+(-B)로 계산하며, -B는 B의 2의보수를 취하여 구한다.

Easy AI와 토픽 톺아보기

• 1. 반가산기(Half Adder)

  반가산기는 디지털 논리회로의 기본 구성요소로서 두 개의 1비트 이진수를 더하는 가장 단순한 형태의 덧셈 회로입니다. 입력으로 A와 B를 받아 합(Sum)과 자리올림(Carry)을 출력하며, XOR 게이트와 AND 게이트로 구현됩니다. 반가산기는 이론적으로 중요하지만 실제 응용에서는 이전 자리올림을 처리하지 못하는 한계가 있습니다. 그럼에도 불구하고 전가산기의 기초가 되며, 디지털 회로 설계를 학습하는 데 필수적인 개념입니다. 간단한 구조로 인해 이해하기 쉽고, 더 복잡한 산술 회로를 설계하기 위한 출발점으로 매우 유용합니다.

• 2. 반감산기(Half Subtractor)

  반감산기는 두 개의 1비트 이진수를 빼는 기본 논리회로로, 반가산기와 대칭적인 구조를 가집니다. 피감수(A)에서 감수(B)를 빼서 차(Difference)와 차용(Borrow)을 출력합니다. XOR 게이트와 NOT, AND 게이트의 조합으로 구현되며, 반가산기보다 약간 더 복잡한 논리 구조를 필요로 합니다. 반감산기 역시 이전 자리내림을 처리하지 못하는 제한이 있어 실무적 응용은 제한적입니다. 그러나 뺄셈 연산의 기본 원리를 이해하고 전감산기로 확장하기 위한 기초 개념으로서 중요한 역할을 합니다.

• 3. 전가산기(Full Adder)

  전가산기는 반가산기의 한계를 극복한 회로로, 세 개의 입력(A, B, 이전 자리올림)을 받아 합과 자리올림을 출력합니다. 이는 다중 비트 이진수 덧셈을 가능하게 하며, 실제 컴퓨터 산술 연산의 핵심 구성요소입니다. 전가산기는 두 개의 반가산기와 하나의 OR 게이트로 구현할 수 있으며, 더 효율적인 설계도 가능합니다. 현대 프로세서의 ALU(산술논리장치)에서 광범위하게 사용되며, 병렬 덧셈기 구현의 기본 단위입니다. 전가산기의 이해는 디지털 시스템 설계에 필수적이며, 고속 덧셈 알고리즘 개발의 토대가 됩니다.

• 4. 전감산기(Full Subtractor)

  전감산기는 전가산기와 마찬가지로 이전 자리내림을 처리하는 완전한 뺄셈 회로입니다. 세 개의 입력(피감수, 감수, 이전 자리내림)을 받아 차와 자리내림을 출력하며, 다중 비트 이진수 뺄셈을 가능하게 합니다. 전감산기는 두 개의 반감산기와 OR 게이트로 구현되거나, 보수를 이용한 덧셈으로 대체될 수 있습니다. 실제로는 2의 보수 표현을 사용하여 뺄셈을 덧셈으로 처리하는 방식이 더 효율적이므로, 전감산기의 직접적 사용은 제한적입니다. 그러나 뺄셈 연산의 원리 이해와 디지털 논리 설계 교육에 중요한 개념입니다.