총 202개
-
[논리회로실험] 실험3. 가산기&감산기 결과보고서2025.05.051. 반가산기 반가산기는 두 개의 입력값 비트를 더해 합 S와 Co의 값이 출력되므로 입출력이 각각 2개 있다. 이때 S는 합이고 Co은 자리올림을 나타낸다. 진리표는 예비보고서의 예상 결과 값과 동일하게 나왔다. 2. 전가산기 전가산기 회로의 구성은 반가산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용하였다. 반가산기와의 차이는 올림수를 처리한다는 것인데 이로인해 자리올림수 Ci가 추가됨을 알 수 있다. 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다. 3. 반감산기 반감산기는 한 자리 2진수를 뺄셈하여 ...2025.05.05
-
가산기, 감산기 예비보고서2025.04.271. OP-AMP 증폭실험 이 실험의 목적은 OP-AMP 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해하는 것입니다. 이를 바탕으로 실험 회로를 구성하고 실험 결과를 통해 이론에서 해석했던 내용을 확인하는 것입니다. 2. 연산 증폭기의 기초 이론 연산 증폭기는 고 이득 전압증폭기이며, 두 개의 입력단자와 한 개의 출력단자를 갖습니다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 차동증폭기로 구성되어 있습니다. 연산증폭기를 사용하여 사칙연산이 가능한 회로를 구성할 수 있으므로 '연산증폭기'라고 부릅니다....2025.04.27
-
4-bit 가산기 회로 설계 실습2025.12.121. 조합논리회로 설계 조합논리회로는 입력에 따라 출력이 결정되는 회로로, 이 실습에서는 조합논리회로의 설계 방법을 이해하고 가산기 회로를 설계한다. 전가산기는 조합논리회로의 대표적인 예로, 두 개의 입력 비트와 캐리 입력을 받아 합과 캐리 출력을 생성한다. Karnaugh 맵을 이용한 불리언식 간소화, AND-OR 또는 NAND-NAND 로직 회로 설계 등의 방법이 사용된다. 2. 전가산기(Full Adder) 회로 전가산기는 3개의 입력(A, B, Ci)을 받아 합(S)과 캐리 출력(Ci+1)을 생성하는 회로이다. 진리표를 통해...2025.12.12
-
가산기, 감산기 실험보고서2025.04.271. 가산기 실험 가산기 실험에서는 다양한 저항값과 입력 전압을 적용하여 출력 전압을 측정하고 이론값과 비교하였습니다. 실험 결과, 모든 케이스에서 측정한 출력 전압이 이론값과 근사함을 확인할 수 있었습니다. 따라서 가산기의 작동을 실험에서 확인할 수 있었습니다. 2. 감산기 실험 감산기 실험에서도 다양한 저항값과 입력 전압을 적용하여 출력 전압을 측정하고 이론값과 비교하였습니다. 실험 결과, 모든 케이스에서 측정한 출력 전압이 이론값과 근사함을 확인할 수 있었습니다. 따라서 감산기의 작동을 실험에서 확인할 수 있었습니다. 3. 오...2025.04.27
-
디지털논리회로 실험: 가산기와 감산기2025.12.191. 반가산기(Half Adder) XOR 게이트 1개와 AND 게이트 1개를 사용하여 구성된 회로로, 두 입력 A, B의 2진수 합을 계산한다. 출력 S는 합의 결과값이고, C는 발생한 캐리이다. 입력이 10, 01이면 출력이 01(CS)이 되고, 입력이 11이면 출력이 10(CS)이 된다. 이전 자리수에서 올라온 캐리는 고려하지 않는 기본 가산 회로이다. 2. 반감산기(Half Subtractor) XOR 게이트 1개, AND 게이트 1개, NOT 게이트 1개를 사용하여 구성된 회로로, 두 입력 A, B의 2진수 뺄셈 연산을 수...2025.12.19
-
전압 분배기와 전압 가산기 실험2025.01.021. 전압 분배기 전압 분배기 실험에서는 저항을 이용하여 입력 전압을 분배하는 회로를 구성하고, 이론값과 실측값을 비교하였습니다. DC 전압과 AC 전압에 대해 각각 100:1, 10:1 분배기 회로를 구성하여 실험하였으며, 측정값과 이론값이 잘 일치하는 것을 확인하였습니다. 이를 통해 옴의 법칙과 전압 분배 원리를 이해할 수 있었습니다. 2. 전압 가산기 전압 가산기 실험에서는 DC 전압과 AC 전압을 합성하는 회로를 구성하고, 출력 파형을 관찰하였습니다. DC 전압과 AC 전압이 중첩되어 나타나는 출력 파형을 통해 전압 가산 원...2025.01.02
-
4-bit 가산기 회로 설계 실습2025.12.181. 전가산기(Full Adder) 설계 전가산기는 두 개의 입력 비트(A와 B)와 하나의 들어오는 캐리(Cin) 비트를 받아서 합(S)과 캐리 출력(Cout)을 계산하는 논리회로이다. 진리표를 작성하여 모든 입력 조합에 대한 출력을 정의하고, Karnaugh 맵을 이용하여 불리언 식을 간소화한다. Sum of product 또는 Product of sum 형태로 표현된 간소화된 식을 기반으로 2-level AND-OR 또는 OR-AND 로직 회로를 설계한다. 2. 조합논리회로 설계 방법 조합논리회로는 현재의 입력에만 의존하여 출력...2025.12.18
-
4-bit 가산기 회로 설계 및 구현 실습2025.12.121. 전가산기(Full Adder) 회로 XOR gate를 이용한 다단계 전가산기 회로 설계 및 구현. 전가산기는 두 개의 입력 비트(A, B)와 자리올림 입력(Cin)을 받아 합(S)과 자리올림 출력(Cout)을 생성하는 디지털 회로. 부울 대수식으로 S = A⨁B⨁Cin, Cout = (A⨁B)Cin+AB로 표현되며, 토글 스위치와 LED를 이용하여 입출력 전압을 측정하고 진리표와의 일치성을 확인함. 2. 2-비트 전가산기 회로 두 개의 전가산기를 연결하여 2비트 이진수 덧셈을 수행하는 회로. 각 비트 위치에서 입력(A0, B0...2025.12.12
-
디지털 논리실험 5주차 예비보고서2025.05.061. 전가산기 전가산기는 뒷자리에서 올라온 자리 올림수 을 포함하여 1 Bit 이진수 3개의 덧셈을 연산하여 합인 ∑ 과 자리 올림인 을 출력하는 장치이다. 입력 값 중 1이 홀수 개이면 ∑ 는 1, 짝수 개이면 0이 됨을 확인할 수 있다. 또한 1이 두 개 이상일 때 C 는 1, 나머지 경우에는 0을 출력한다. 2. 반가산기 반가산기는 1비트 이진수 2개의 덧셈을 연산하여 합(Sum)과 자리올림 캐리(Carry)를 출력하는 장치이다. ∑ ′ ′ ⊕ 이고 ∙ 이므로 A와 B가 모두 0일 때는 합과 캐리가 모두 0, ...2025.05.06
-
전기및디지털회로실험 실험 M2. 아날로그 및 디지털 기초 회로 응용 예비보고서2025.05.101. 키르히호프의 전압법칙 및 전류법칙 키르히호프의 전압법칙과 전류법칙을 이해하고, 직류회로에서의 측정 실험을 통해 이를 확인한다. 아두이노를 이용해 회로의 전압과 전류를 측정하고 계산한 결과를 비교하여 법칙이 성립하는지 확인한다. 2. 반가산기 및 전가산기 아두이노를 이용해 반가산기와 전가산기 회로를 구현하고, 스위치 입력에 따른 출력 LED의 동작을 확인한다. 진리표와 비교하여 회로가 정상적으로 동작하는지 확인한다. 1. 키르히호프의 전압법칙 및 전류법칙 키르히호프의 전압법칙과 전류법칙은 전기회로 분석에 있어 매우 중요한 기본 ...2025.05.10
1 / 21
