"vdd"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

op amp 설계 울산대 JFET CMOS-TTL interface mosfet mirror 예비 pspice jfet mos tr 레포트 mosfet current VLSI cd4007 pspice

AI 글쓰기

'vdd' 초안, 3분이면 완성

AI가 맞춤 레포트 초안을 작성해 드립니다.

지금 시작하기 →

판매자 표지는 다운로드시 포함되지 않습니다.

"vdd" 검색결과 1-20 / 789건

Single-Pass VDD 심파를 위한 자동화된 심장 박동기 탈분극파 검출 알고리즘의 효용성 (Behavior of an Automatic Pacemaker Sensing Algorithm for Single-Pass VDD Atrial Electrograms)

한국전기전자학회 김정국, 이승한, 허웅

논문 | 8페이지 | 무료 | 등록일 2025.06.02 | 수정일 2025.06.05

다운로드
한국인의 비타민 D 부족 유병률에 관한 연구:국민건강영양조사 2010~2011 분석결과 (Prevalence of vitamin D deficiency in Korea: Results from KNHANES 2010 to 2011)

한국영양학회 정인경

논문 | 12페이지 | 무료 | 등록일 2025.04.24 | 수정일 2025.05.14

다운로드
판매자 표지

서강대학교 22년도 전자회로실험 11주차 결과레포트

.(Pspice회로)(2) (예비) VDD2 = 0 V로 고정하고 ,VDD1을 0~15V까지 변화시키면서 M1 드레인 전류의 변화를 조사하고 M1 드레인 전류가 10mA일 때의 VDD1 값 ... 을 찾아라.(M1 드레인 전류의 변화)M1 드레인 전류가 10mA일 때의 VDD1 = 14.352V(3) (예비) VDD1에서 찾은 값을, VDD2에는 7V를 인가하고, DC ... ) VDD2를 0~15V까지 변화시키면서 M1, M2 드레인 전류의 변화를 시뮬레이션하라.(M1 드레인 전류의 변화)(M2 드레인 전류의 변화)(5) (예비) VDD2가 1V 변할 때

리포트 | 33페이지 | 1,000원 | 등록일 2024.04.18

장바구니 다운로드
판매자 표지

전자회로실험 A+ 13주차 결과보고서(MOSFET common source amplifier)

) Maintain VGG(=VGS) at 1.6V. Increase VDD from 0V to 15V, and record the measured values of ID.c) Sweep VGG ... . Increase VDD from 0V to 15V, and record the measured values of ID.c) Sweep VGG from 1.6V to 2V. Repeat ... amplifiera) Replace the VGG with the function generator as shown in Figure 1.4.b) Apply VDD to 5V and set

리포트 | 15페이지 | 2,000원 | 등록일 2023.07.02 | 수정일 2023.07.25

장바구니 다운로드
서울시립대 전전설3 11주차 결과 보고서 MOSFET 2

Experimental Results & Analysis :MOSFET의 parameter estimation1) VDD의 값을 0 V에서부터 서서히 증가시키면서, drain c ... urrent ID가 20 mA가 되는 VDD의 값을 찾고, ID = ID1, VDD = VDD1, VGS = VGS1를 기록하세요그림 4. 일 때그림 5. 일 때의 값이 20mA가 될 때 ... 실험을 통해 측정했을 때 약 2.7V가 나옴을 확인할 수 있었다.2) 이제 미소한 양(약 ∆VDD ≈ 50 mV)만큼 전압을 변화시킨 후, 이 때의 drain current ID

시험자료 | 8페이지 | 3,000원 | 등록일 2024.07.15 | 수정일 2024.07.17

장바구니 다운로드
판매자 표지

디지털전자회로 2021 퀴즈4 해답

으로 유지되어야 하는 Y1이 VDD로 flip 되었다. Y1이 flip이 일어나는 원인에 대해서 설명하고 이런 증상이 일어나기 위한 previous evaluation cycle ... 하여 inverter의 trip voltage 보다 낮아져 Y1이 VDD로 flip 되게 되었다.이때 charge sharing이 일어나기 위해서는 previous evaluation

Non-Ai HUMAN
| 시험자료 | 8페이지 | 2,500원 | 등록일 2022.11.07 | 수정일 2022.11.09

장바구니 다운로드
판매자 표지

전자공학실험 9장 MOSFET 회로 A+ 결과보고서

절차 및 결과 보고■ 실험회로 1 : NMOS의 전류-전압 특성 회로1실험회로 1([그림 9-13])에서 Rsig를 10kΩ으로 고정하고, VDD는 6V로 고정한 상태에서 Vsig ... .40399.353포화 영역ID전류는 NMOS의 RD에서의 전압 강하를 이용하여 ID=(VDD-VO)/RD식을 통해 구하였고, 그 결과 0.133A가 나왔다. Vsig = VG 전압인데 ... >VTH 가 되어 성립하고 VDS= 3 >VGS-VTH가 성립하게 된다.2Vsig전압을 3V, RD저항을 0Ω으로 고정하고, VDD를 0~6V로 변화시키면서 VDS전압, 드레인

리포트 | 10페이지 | 1,500원 | 등록일 2024.05.13

장바구니 다운로드
판매자 표지

[전자공학응용실험]3주차_2차실험_공통 소오스 증폭기_결과레포트_A+

의 DC 전압을 차단하고 AC 신호만 통과시키는 역할을 한다. 출력 쪽 커패시터는 VDD 에서 오늘 DC 전압을 출력 단으로 가지 못하게 차단하고 AC 신호만 출력 쪽으로 통과 ... 하였으며, 파워 서플라이 current limit 을 100mA 로 하였는데 VDD 가 12V 일 때 전류가 100mA 이상 올라가서 VDD 전압이 떨어졌다.

리포트 | 4페이지 | 2,000원 | 등록일 2024.12.22

장바구니 다운로드
Junction Field Effect Transistor(예비) - 실험물리학II A+ 레포트

전달그림 4와 그림 5를 통해 각각 VDD의 값에 따른 ID와 VDS를 측정하였고, VGG의 변화에 따른 ID와 VDS의 측정은 다음과 같다. JFET 특성곡선 측정 회로 ID 측정 ... 했다. JFET 특성곡선 측정 회로 VGS(off) 측정 (Ltspice) Ltspice에서 VGG=0V일 때 VDD를 조작하여도 R2 양단의 전압이 0V에 도달하는 순간을 찾을 수 없 ... 었고, VGS=0V인 순간의 IDSS 역시 시뮬레이션으로 구할 수 없었다. VDD를 증가시키거나 감소시키면 어떻게든 VGS도 증가하거나 감소하였고, 0V가 되는 순간은 VDD=0V인

Non-Ai HUMAN
| 리포트 | 20페이지 | 5,000원 | 등록일 2026.01.31 | 수정일 2026.05.24

장바구니 다운로드
세대에 따른 근시 분포 변화와 진행률 비교 (Comparison of Changes in Myopia Distribution and the Progressive Rate of Myopia for Generations)

대한시과학회 김정현, 이현

논문 | 8페이지 | 무료 | 등록일 2025.04.24 | 수정일 2025.05.14

다운로드
광운대학교 하()()교수님 전자재료물성 실험 및 설계2 A+ 기말시험 기출자료

을 주지 않으므로 noise margin이라고 합니다.Gain은 위에서 말했듯이 -전압이 들어갔을 경우 PMOS가 동작하게 되므로 Vdd 만큼의 전압이 출력으로 나오게 됩니다.

시험자료 | 5페이지 | 1,500원 | 등록일 2023.12.21

장바구니 다운로드
판매자 표지

[전자회로실험] MOSFET-DC Characteristics 결과레포트

를 구성한다. VDD=10V로 조정하여 충분히 큰 드레인 전압에서 VGS에 따라 전류가 어떻게 변화하는지 알아보는 실험이다.Power supply의 두 채널 모두 current ... 를 바탕으로 실험에서 얻은 결과 데이터를 설명한다.3. 실험결과VDD (V)ID (uA)VGS (V)00.30.60.91.21.51.82.12.42.73.03.33.63 ... .5014027985806080788088809380968098착오가 있어 Vds가 아닌 Vdd 값으로 실험을 진행했다. 표는 위와 같이 나타났고, Vgs에 따른 I_d 그래프를 그리면 왼쪽과 같

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2026.03.17

장바구니 다운로드
판매자 표지

전자공학실험 10장 MOSFET 바이어스 회로 A+ 결과보고서

영역-0.2029.319342포화 영역위의 [표 10-1]은 실험회로 1에서 VDD=12V로 주고 RD=4kΩ으로 고정한 상태에서 VD?8V, ID?1mA가 되도록 하는 저항 RS ... , R1, R2를 구한 것이다. 여기서 RS=2kΩ, R1=4kΩ, R2=2kΩ으로 설정하면 R1과 R2의 저항 디바이더에 의해 VGG=VDD*(R2/R1+R2)가 되어 VGG=4 ... V가 된다. 그리고 측정한 드레인 전압 VD=8.065V가 되고 RD에서의 전압 강하를 이용하면 ID=(VDD-VD)RD=1.0975mA가 된다. 따라서 VD?8V, ID?1mA

리포트 | 4페이지 | 1,500원 | 등록일 2024.05.13

장바구니 다운로드
Junction Field Effect Transistor(결과) - 실험물리학II A+ 레포트

결과 JFET의 특성곡선과 전달특성곡선 실험 1 회로 VDD(V) VDS(V) ID(mA) 0 0 0 1 0.132 1.315 2 0.326 2.897 3 0.601 4.575 4 ... 측정값 VDD(V) VDS(V) ID(mA) 0 -0.160m -1.367 1 -0.097m -0.003 2 0.189 1.299 3 0.472 2.736 4 0.907 4 ... .059 5 1.58 4.888 6 2.45 5.224 7 3.39 5.376 8 4.36 5.463 9 5.33 5.522 10 6.31 5.565 VGG = 1V일 때 측정값 VDD

Non-Ai HUMAN
| 리포트 | 13페이지 | 5,000원 | 등록일 2026.01.31 | 수정일 2026.05.24

장바구니 다운로드
판매자 표지

[전자공학응용실험]2주차_1차실험_MOSFET 기본특성 및 MOSFET 바이어스 회로_결과레포트_A+

에서는 3V 이전부터 saturation 영역에서 작동하여 1V~1.8V 를 추가로 측정하였다. PMOS 실험절차 2 에서는 VDD 를 12V 까지 올리면서 실험하는 것이 원래 목적 ... 이었지만 VDD = 6.388V 부터 NMOS 실험절차 1 과 같이 제한이 걸려서 더 이상 전압이 올라가지 않았다. 10장 실험절차 1 에서 PSpice 결과로 나온 RD = 1

리포트 | 6페이지 | 2,000원 | 등록일 2024.12.22

장바구니 다운로드
판매자 표지

캡스톤 발표 자료

TFET and MOSFET together.MOSFET DISADVANTAGE MOSFET is worse on / off than TFET at low VDD ... MOSFET was increased and the ON current was reduced at low Vdd . It also solved TFET's Uni-direction ... leakage current of MOSFET was increased and the ON current was reduced at low Vdd . It also solved

리포트 | 17페이지 | 10,000원 | 등록일 2023.06.22

장바구니 다운로드
인하대학교 전자회로1 HW5

(1.3 1M 1K)Vin3 9 gnd sin(1.08 1M 1K)Vin4 12 gnd sin(0.79 1M 1K)VDD VDD 0 DC 3V.SUBCKT NOR B0 B1 A ... VDD 0MP1 AQ B0 VDD VDD PCH W=25U L=1UMP2 A B1 AQ AQ PCH W=25U L=1UMN1 A B0 0 0 NCH W=10U L=1UMN2 A B1 ... 0.0, +3.0V, 10M, 0.1U, 0.1U, 8M, 16MX1 B0 B1 A1 VDD 0 NORXinv2 B1 B11 VCC 0 INVX2 B0 B11 A2 VDD 0

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,500원 | 등록일 2022.07.27

장바구니 다운로드
판매자 표지

인하대 VLSI 설계 2주차 inverter

회로를 나타내면 [그림 1]과 같다.VDD에는 PMOS, GROUND에는 NMOS가 연결되어 있다. Gate 전압 신호가 1(ON)일 때 PMOS는 OFF가 되고 NMOS는 ON ... 이 되는 것을 고려하면1) A의 입력 신호가 1 –> PMOS: OFF, NMOS: ON-> 출력 단자 Y는 VDD와 차단되고 GND와 연결됨 -> 0의 값을 출력2) A의 입력 ... 신호가 0 –> PMOS: ON, NMOS: OFF-> 출력 단자 Y는 VDD와 연결되고 GND와 차단됨 -> 1의 값을 출력이를 진리표로 나타내면 다음과 같다.AY0110

리포트 | 12페이지 | 1,000원 | 등록일 2023.03.15 | 수정일 2023.03.18

장바구니 다운로드
판매자 표지

전자회로실험_A+레포트_증가형 MOSFET의 바이어스 회로

소자 밖으로 방출되는 단자이다. MOSFET의 게이트 단자는 산화막으로 절연되어 있어 게이트 단자에는 전류가 흐르지 않는다.저항 R1, R2로 전원전압 VDD를 분배하여 게이트 바 ... 스 바이어스 전압은VDSQ = VDD – RDIDQ로 결정된다. 부하선은 드레인 저항 값에 따라 직류-부하선의 기울기가 달라지며 동작점의 위치도 달라진다.전압분배 바이어스 회로에 소오 ... 스 저항 RS가 추가되었다. 게이트-소오스 동작점 전압은VGSQ = VGQ – RSIDQ로, 드레인-소오스 바이어스 전압은 VDSQ = VDD – (RD+RS)IDQ로 결정

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.04

장바구니 다운로드
[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서5 전압 제어 발진기

1. 실습을 위한 이론적 배경:-슈미트 회로 : vth를 기준으로 vdd와 0v를 출력하는 비교기로 기존 비교기와 달리 노이즈에 강한 특성을 보인다. 기존 비교기는 vth가 고정 ... 면 삼각파로 출력되는 특징이 있다. 회로는 다음과 같다.-전압 제어 발진기 : 아래 그림에서 BJT는 스위치로 사용되고 있다. Vout2가 Vdd일 경우 on되어 적분기 회로가 위 B ... 처럼 동작하고 Vout2가 -Vdd일 경우 off되어 적분기 회로가 위 A처럼 동작하게 된다. BJT의 베이스에 연결된 저항은 스위치 제어 전류를 제한하는 역할을 한다.4

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2022.09.08

장바구니 다운로드

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기