• AI글쓰기 2.1 업데이트
  • 통합검색(41)
  • 리포트(41)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

vhdl 8x1 mux verilog 해석 FPGA 사칙연산 fpga 계산기 Full Adder 2x1멀티플랙서 7개
판매자 표지는 다운로드시 포함되지 않습니다.

"Testbench Source" 검색결과 1-20 / 41건

  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    ) [실습 1] bit operators를 이용하여 2-input AND 게이트 설계Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 AND Gate ... 단위 연산자Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 XOR Gate의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00 ... Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 XOR Gate의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+
    ) [실습 1] 4비트 병렬 데이터 저장/전송에 대하여 다음의 로직을 이용하여 실습하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4비트 ... .Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4비트 병렬 데이터 저장/전송 회로의 동작을 확인하는 모습- blocking 할당문이므로, 현재 할당문 ... 하고 이유를 논하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4비트 병렬 데이터 저장/전송 회로의 동작을 확인하는 모습- non
    Non-Ai HUMAN
    | 리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+
    this lab(1) [실습 1] 2:4 Decoder를 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 2:4 Decoder의 동작 ... 의 회로도를 Gate primitive 방법으로 디자인하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4:2 Encoder의 동작을 확인 ... 를 case문을 사용하여 디자인 하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 4:2 Encoder의 동작을 확인하는 모습 (좌측 상단
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    시뮬레이션을 수행하시오.a. [실습 1] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench ... .Source codeTestbenchPin testbench 시뮬레이션 결과d. [실습 4] FND array를 제어하기 위하여 교안의 선언부 및 변수를 가지는 모듈을 디자인하시오 ... .Source codeTestbenchPIN testbench 시뮬레이션 결과e. [실습 5] 8-bit 2’s complement signed binary 입력을 받아서 이
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+
    하는 Behavioral Level modeling으로 설계하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 Half Adder의 동작 ... 가지 방법으로 각각 설계하시요.a. Behavioral level modeling: if문 사용Source codeTestbenchPin testbench 시뮬레이션 결과 설계 ... . Behavioral level modeling: assign문 한 개만 사용Source codeTestbenchPin testbench 시뮬레이션 결과 설계한 four-bit
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+
    ] 4-bit up counter의 출력 값을 single FND에 표시하시오.Source codeTestbenchPIN testbench 시뮬레이션 결과 설계한 4-bit up c ... 아서 single FND를 제어하는 8-bit 신호 (‘점’을 포함) out을 출력하는 모듈을 디자인하시오.Source codeTestbenchPin testbench 시뮬레이션 결과 ... 아서 이를 decimal로 변환하여 FND array에 -128~127로 표현하는 모듈을 디자인 하시오.Source codeTestbenchPIN testbench 시뮬레이션 결과
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+
    으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과(2) [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오.a ... 을 Moore 머신으로 디자인하시오.Source codeTestbenchPIN testbench 시뮬레이션 결과 설계한 회로의 동작을 확인하는 모습- 디자인 설명(Moore machine ... . Moore MachineSource codeTestbenchPIN testbench 시뮬레이션 결과 설계한 Moore Machine의 동작을 확인하는 모습- 디자인 설명(Moore
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+
    시뮬레이션으로 확인하시오.Source codeTestbench testbench 시뮬레이션 결과b. [실습 1] 교안의 Moore 머신과 Mealy 머신의 코드를 따라서 실습해보시오. ... - Moore MachineSource codeTestbenchPIN testbench 시뮬레이션 결과- 디자인 설명(Moore machine)① Line 38~41: [실습 0 ... - 상태 천이도(Moore machine)- Mealy MachineSource codeTestbenchPIN testbench 시뮬레이션 결과- 디자인 설명(Mealy
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    기초전자회로실험 - Moore & Mealy Machine 예비레포트
    ) Simulation Sources 폴더에 testbench파일을 만들어, 설계된 회로에 넣을 입력값이나 클록신호를 verilog코드로 작성한다. 그 다음 시뮬레이션을 실행 ... 를 생성하고 코드를 주입할 보드명을 선택한다.3) Design Sources 폴더에 vhd파일을 생성하고 설계할 모듈동작을 verilog코드로 작성(구현)하고 synthesis를 실행
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]VHDL을 활용한 Calculator 설계
    - LCDfundamentals of logic design, Charles, Larry L Kinney 7th3. Source & Results1)VHDL Source1-1)Lcd ... _display1-2)lcd_test1-3)data_gen2)TestBench source3)Result wave7+8=0F4+5=09F+B=1AE+8=16F-8=078-E=-06 ... Testbench를 operand의 값을 바꿔가는 방식으로 작성하여, 6개의 결과를 도출하였다.4.Result analysis딥스위치의 값에 따라 버튼을 눌렀을 때, 값이 입력되었으며, +/
    Non-Ai HUMAN
    | 리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26
    다운로드 장바구니
  • 자료 표지
    논리회로실험(VHDL 및 FPGA실습) 이론 및 실험결과 레포트
    하면 다음과 같다.실제 실험을 통해 4 bit 가/감산기에서 어떤 부분에서 문제가 발생했는지 알아보고5 bit 가/감산기에서 문제가 해결되었는지 확인해 보도록 하겠다.3. Sources ... begind y,z => z,s => s);------------------- 위부분은 testbench를 클릭하였을 때 나오는 기본값이며 소스파일에 넣은 선언들과 비슷하다.stim_proc: processbeginx
    Non-Ai HUMAN
    | 리포트 | 53페이지 | 8,000원 | 등록일 2022.01.25 | 수정일 2022.02.08
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]VHDL을 활용한 LCD설계
    , Larry L Kinney 7th3. Source & Results1)VHDL Source2)TestBench Source3)Result wave시뮬레이션을 동작시킨후, 콘솔창
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]VHDL을 활용한 CLOCK설계
    . Source & Results1)VHDL Source2)Testbench Source3)Result wave이번 실습에서는 클럭수가 많기 때문에, 값이 바뀌는 부분들을 확대하여 기록
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26
    다운로드 장바구니
  • 판매자 표지 자료 표지
    multiplexer(멀티플렉서) VHDL 실습보고서
    /multiplexers-in-digital-logic/fundamentals of logic design, Charles, Larry L Kinney 7th3.Source & Results1 ... )VHDL Source1-1) 2-1 multiplexer그림6. 2-1multiplexer코드2-1multiplexer 모듈입니다. 2비트의 input을 구성하고, selection ... )Test bench source그림 8. 8-1multiplexer TestBench 코드8-1multiplexer을 기반으로한 Testbench 앞부분(선언부) 입니다. 입니다
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    VHDL을 통해 구현한 ShiftRegister 실습보고서
    에 주어진 조건2-1)TestBench source그림12, 13. TestBench Source그림14, 15 TestBench Source4.Results Analysis1 ... logic design, Charles, Larry L Kinney 7th3.Source & Results1-1)VHDL source그림9, 10. VHDL Source그림11. 실습
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2020.12.24
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서
    한다④ Add Sources에 들어가 TestBench를 생성한다⑤ 생성된 TestBench에 알맞은 코드를 작성한다⑥ 좌측의 “Run Simulation” 클릭 → “Run ... 를 선택한 후 실행한다② Make a Module 단계 ? Add Sources에 들어가 Half adder 모듈을 생성한다③ 생성된 Half adder 모듈의 알맞은 코드를 작성 ... Behavioral Simulation” 클릭한다⑦ 생성되는 Simulation결과를 확인하고 저장한다⑧ Add Sources에서 “Nexys4_Master.xdc”의 파일을 추가
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트
    module source1. Design Source 2. Design Test Bench source 3. Run Simulation Result4. Set FPGA Pin3 ... ‘High’ or ‘Low’ 상태에서 트리거 됨을 구분하고 이에 따라 Q의 값의 변화에 대해 탐구하였다.HDL에서 원하는 상태를 구현하는 Flip-Flop를 Source ... 에서 input, output를 지정하고 input, output 간의 관계에 대해 논리회로를 바탕으로 기입한 이 후 Testbench에서 input을 시간에 따라 각 경우의 수를 기입
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    Full adder VHDL 실습보고서(전가산기)
    design, Charles, Larry L Kinney 7th3. Source & Results1) VHDL Source1-1)Full adder그림4. Full adder 코드 ... )Test bench source그림 6. 4bit adder/subtractor Testbench 코드선언 부분입니다. VHDL에서 만들어 두었던 것을 토대로 Test bench ... 가 구성됩니다.그림 7. 4bit adder/subtractor testbench 코드2입력부분입니다. begin부터 시작하여 실험에 주어진 10개의 값들이 10ns을 주기로 입력
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [5주차 예비] 레포트
    if문을 사용한 Codeb) 실험 순서프로젝트 생성 -> Source 작성 -> Synthesize-XST, Implement Design Compile -> 핀 설정 ... IMPACT 실행 -> 동작 확인2) InLab2 (디코더)a) 구하고자 하는 데이터If와 else if문을 사용한 Codeb) 실험 순서프로젝트 생성 -> Source 작성 ... 는 데이터Case 문을 사용한 Codeb) 실험 순서프로젝트 생성 -> Source 작성 -> Synthesize-XST, Implement Design Compile -> 핀 설정
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    2010310961.이동녕.HW1
    .04.13Purpose이번 실습은 right shift register를 VHDL을 이용해 programming하고, 그에 대한 결과를 확인하기 위한 testbench를 짜는 것 ... register자체는 별로 어렵지 않게 programming 할 수 있으나 testbench를 짜는 것이 이 실습의 난이도를 결정하였다.Problem s ... 씩 오른쪽으로 값이 이동하며, 마지막에는 output에 그 값이 나타난다.Testbench를 짤 때 입력값으로써 “11001010”이라는 값을 입력하며, input의 경우
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2015.06.07
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 02월 26일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:31 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기