"DSP Processor Array"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

ASIC반도체 CCD CMOS OpenVG 부울대수 lut4 작동원리 반도체

판매자 표지는 다운로드시 포함되지 않습니다.

"DSP Processor Array" 검색결과 1-13 / 13건

다중 DSP 프로세서 기반의병렬 수중정합장처리 알고리즘 설계 (Design of Parallel Algorithms for Conventional Matched-Field Processing over Array of DSP Processors)

omplexity algorithm, CMFP shows scalable parallel performance on the array of DSP processors. The impact on ... (sonar) 알고리즘인 수중정합장처리 (Matched-Field Processing; MFP)를 위한 병렬처리 알고리즘을 디자인하고 다중 DSP 프로세서 기반의 병렬처리 시스템 상 ... , processor speed, network performance, and testbed configuration is explored. 대한전자공학회 전자공학회논문지 - SP 김건욱

논문 | 8페이지 | 무료 | 등록일 2025.06.24 | 수정일 2025.06.27

다운로드
FPGA와 DSP를 이용한 실시간 차선 및 차량인식 시스템 구현 (FPGA-DSP Based Implementation of Lane and Vehicle Detection)

본 논문에서는 FPGA(Field Programmable Gate Array)와 DSP(Digital Signal Processor)를 이용하는 실시간차선 및 차량인식 시스템 ... 의 구현에 대하여 기술한다. 실시간 시스템의 구현을 위해서 FPGA와 DSP의 역할을 효율적으로 분할할 필요성이 있다. 시스템의 알고리즘을 특징요소 추출부분을 기준으로 분할하여 대량 ... 의 영상정보를 이용하여 소량의 특징요소를 추출하는 과정을 FPGA로 구현하고 추출된 특징요소를 사용하여 차선과 차량을정의하고 추적하는 부분을 DSP에서 수행하게 하고, FPGA

논문 | 11페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
마이크로폰 배열에 의한 입체음 인식 보청기에 관한 연구 (The Study on Hearing Aids to Understand the Stereophonic Sound Hased on Microphone Array)

uch as multi-band compression, noise deduction with DSP, and microphone array. However it is ... 전자공학 등의 발달로 보청기의 성능은 하루가 다르게 변하고 있다. 즉 디지털 보청기 개발, 소음제거를 위한 알고리즘 적용, 마이크로폰 배열 적용, 그리고 DSP(digital ... signal processor)의 내장 등을 통하여 보청기의 성능이 향상되고 있으나, 건강한 귀를 대신할 정도의 만족감 제공에는 아직 한계가 있다. 건강한 두 귀를 가진 것과 같

논문 | 13페이지 | 무료 | 등록일 2025.06.20 | 수정일 2025.06.27

다운로드
향상된 실시간 음원방향 인지 시스템의 하드웨어 설계 (Hardware Design of Enhanced Real-Time Sound Direction Estimation System)

the case with DSP processors. 한국음향학회 한국음향학회지 김태완, 김동훈, 정연모 ... 에 대해 제시하였다. 기존 시스템에서는 마이크로폰 어레이 신호처리를 위해 데이터 수집 장치를 필요로 하므로 시스템을 내장하기 힘들고, 또한 DSP 프로세서를 사용한 음원방향 인지 ... 코덱과 FPGA를 이용하는 임베디드 시스템을 위해서 사용이 가능한 시스템을 개발하였다. 실험 결과에 의하면 PC 기반이나 DSP 프로세서를 사용한 경우에 비해 보다 빠른 처리

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
GPU 기반 주파수 영역 다중 채널 광대역 신호처리부 설계 (Design of GPU-Based Frequency Domain Multi-Channel Wideband Signal Processing Unit)

하여 상세하게 분석할 수 있는 기능을제공한다. 과거 이러한 기능을 실시간성의 이유로 FPGA(field programmable gate array), DSP(digital sign ... were implemented in the form of hardware, such as FPGA (field programmable gate array) and DSP(digital ... al processor) 등의하드웨어 형태로 구현하였다. 하지만 소프트웨어 기술의 발달에 힘입어 수집 시스템의 신호처리부를 소프트웨어로 대체할 수 있었다. 기존 GPU 기반 신호처

논문 | 9페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
x-좌표만 연산하는 확장형 구조의 소수체 ECC 프로세서 (A Prime Field ECC Processor with Scalable Architecture Computing only x-coordinates)

oordinateswas implemented to reduce arithmetic complexity. Our ECC processor has a one-dimensional array of ... -비트 메모리 폭으로 구현하는 경우에 LUT 26,879개, 플립플롭 6,779개와 35개의 DSP 블록이 사용되었으며, 60MHz 클록 주파수로 동작하여 256-비트 점 스칼라 곱 ... ) processor with scalable architecture that issuitable for optimized implementation of ECC

논문 | 9페이지 | 무료 | 등록일 2025.05.26 | 수정일 2025.06.04

다운로드
다채널 수신기를 갖는 밀리미터파 수동형 영상시스템에 관한 연구 (Study of Passive Millimeter-wave Imaging System with Multichannel Receiver)

is consist of lens, one dimensional receiver array, receiver scanner and DSP processor. We obtained ... is consist of lens, one dimensional receiver array, receiver scanner and DSP processor. We obtained

논문 | 9페이지 | 무료 | 등록일 2025.07.16 | 수정일 2025.07.20

다운로드
[디지털공학] "아날로그와 디지털, 샘플링, 부울대수, 드모르간의 법칙, 최소항, 최대항" 레포트

는 비메모리 반도체(시스템 반도체)이다.DSP (Digital Signal Processor)디지털 신호를 기계장치가 빠르게 처리할 수 있도록 하는 집적회로를 말한다. 아날로그 ... MOSFET 드레인 사이에 연결한 집적 회로의 구조이다.MPU (Micro Processor Unit)컴퓨터의 CPU(중앙처리장치)를 LSI화한 것으로 레지스터, 연산회로, 제어회로 ... 형 반도체. 고밀도 집적회로에 비해 신뢰성이 높고 고속처리가 가능해 첨단제품 생산용으로 널리 사용된다.GA (Gate Array)다용도의 주문형 논리회로로서 한 개의 칩 안에 기본

리포트 | 10페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
ASIC 개요

된 기능을 가지는 chip 설계 . MCU(micro control unit), DSP(Digital Signal Processor), Memory chip 등 . SOC ... . Transistor 의 특성 , size, 배치의 최적화 , Chip size 감소 . But 개발기간 길고 , 전문가 필요 . Gate Array Transistor 을 조합 ... 한 기본 Cell(NAND gate) 을 array 형태로 배열하고 , wafer 에 생성하여 , 설계자는 routing 단계만 시행 . 제조 기간은 짧으나 , gate 의 비효

리포트 | 4페이지 | 3,000원 | 등록일 2013.01.17 | 수정일 2017.01.06

다운로드 장바구니
피타소프트

- Easily portable to ARM cores, DSP(TI,Backfin,etc), array processors- Motion parameters:sensitivity ... ores, DSP(TI, Backfin, etc), array processors- Accepts stereo images from Pitta Stereo Camera to c ... implementation- Easily portable to ARM cores, DSP(TI, Backfin, etc), array processors▶ Applications- 차선이탈

리포트 | 19페이지 | 3,000원 | 등록일 2011.03.03

다운로드 장바구니
FPGA의 구조와 동작에 대한 리포트

area/power 등의 면에서 유리하기 때문이다. Adder/Multiplier를 이용할 경우, 기존에 DSP(Digital Signal Processor)가 많이 이용되는 영역 ... Array)는 사용자가 원하는 digital logic을 programming(혹은 configuration)통해 구현할 수 있는 chip이다. FPGA 설계 방법은 FPGA 회사 ... 어 있다. LUT가 chip 안에 Array 형태로 많이 들어있고, LUT 사이의 연결도 programming할 수 있고, chip의 I/O도 사용자가 어느 정도 정할 수 있

리포트 | 8페이지 | 1,500원 | 등록일 2011.07.02

다운로드 장바구니
CCD와 CMOS

하는 방식을 이용한다 . 3. CCD 란 ?4) CCD 의 사용 방식에 따른 분류 - Linear Array(3Pass) 방식 : 가장 기초적인 CCD 기술 . - Trilinear ... Array(1Pass) 방식 : 3 개의 Linear CCD (RGB) 사용 방식으로 진동의 방지와 일정한 조명이 필수적이다 . - Area CCD 방식 : 넓은 스팩트럼 형태 ... 을 Floating Diffusion Node 를 이용하므로 Image Lagging 이 발생할 소지가 높다 . 4 . CMOS 란 ?5. ISP (Image Signal Processor

리포트 | 19페이지 | 1,000원 | 등록일 2011.11.14

다운로드 장바구니
[반도체] 반도체산업

large scale integration)Si 동일 chip위에 캐시메모리를 가진64비트 micro-processor나 일부 ASIC을 포함소자의 수100만 미만ULSI(ultra ... Circuit{standard IC ASIC{full-custom semi-custom PLD ASSP{standard cell gate array{.memory device ... .micro processor.digital signal processing chip.TTL.OP-amp.ADC etc.. IC의 분류 .3. 세계시장규모{. memory .. 세계시장

리포트 | 11페이지 | 1,000원 | 등록일 2001.11.29

다운로드 장바구니

파워링크

신청하기