"논리회로실험 2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 디지털집적회로 논리회로실험 2 레포트 두더지 잡기 and gate 예비 plc 서강대 디논실

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 1,961-1,980 / 4,025건

엔코더와 디코더 회로 예비보고서

실험 제목 엔코더와 디코더 회로실험 목적[1] Encoder와 Decoder의 기능을 익힘[2] 부호변환 회로의 설계방법을 익힘[3] Seven-segment 숫자표시기의 사용 ... , 다중-출력의 논리회로이며, 2진수 입력 AB의 4가지 조합의 부호들을 받아 4개의 출력으로 바꿔주는 디코더 회로이다. 용도로는 주로 어드레스 의 디코딩(칩들을 특별하게 선택 ... 7447을 이용한 회로도회로도 결과값※시뮬해석2번실험 같은 경우 설계준비보고서를 준비하면서 다 해봤던 과정이기 때문에 시뮬자료는 설계보고서의 자료를 그대로 사용하였습니다. 먼저 위

리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 결과보고서

논리회로실험 결과보고서실험3. 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0 ... *************10실험 1 반가산기 결과값(결과는 LED를 이용하여 확인함)실험 1은 반가산기를 구성하는 실험이었다. 반가산기 회로는 2진수 덧셈에서 맨 오른쪽 자리 계산을 위해 사용 ... 는 2가 되는 것이다.이번 회로를 구성하기위해 XOR gate와AND gate를 사용하였다. 회로대로 IC칩을 사용해서 연결하면 쉽게 할 수 있는 실험이었다. 예비보고서에 제출

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
드모르간 정리와 카르노맵 예비레포트

+) → (-)로 바뀌고 (-) → (+)로 바뀌는 간단한 원리이다. 이런 간단한 원리로 많은 논리식이 간소화 시킬 수 있다는 것을 알게 되었다.2. 논리식과 논리회로도2-(1 ... 는데 유용하다.1-(1) 쌍대의 원리부울대수식에서 논리곱과 논리합, 참과 거짓, 높은 레벨과 낮은 레벨 등의 관계를 쌍대라 한다.1-(2) 드모르간 정리의 일반화드모르간의 정리는 OR ... ) 논리식의 수식화주어진 논리회로도로부터 논리수식을 표현하기 위해서 논리회로도를 분석하거나 복잡한 회로를 간소화하기 위해서는 논리회로도에서 정확한 논리식을 구해야 한다.논리식의 수식

리포트 | 4페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
디지털 시스템 실험 7-Segment 예비보고서

디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현4 ... 자리(0~15)로 출력하는 회로이다.1. 4bit Binary-to-BCD Convertor 구현BCD-to-7Segment Decoder를 구현하기에 앞서 2진수를 BCD 코드 ... 디지털 시스템 설계 및 실험 예비 보고서작성자:학번:실험조:실험일:실험제목7-Segment실험목표1. 4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
실험9결과 DAC&ADC

부터 9까지의 10진 숫자를 Clock signal에 맞추어 2진법으로 바꾼 후 이를 전압 차이로 바꿔주는 Digital to Analog 회로를 구성하였다.실험 2) ADC실험 1 ... 실험) ADCLadder type의 ADC회로이다. 입력단자 시작부와 마지막 저항을 R/2를 연결하고, 각 R 단계마다 OP amp를 연결하여 Digital 신호를 분류해낸다 ... or 접속이라고 한다. 단 하나의 풀업저항만 있어도 상관 없으며, 이는 실험 노트에 제시된 회로에서 확인할 수 있다.두 IC의 이러한 장/단점을 잘 살리기 위해 7404는 논리 회로

리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
전전컴설계실험1-5주차결과

와 Oscilloscope의 사용방법을 숙지하고 컴퓨터(P-Spice)를 이용해 전기회로의 시뮬레이션을 해 볼 것이다. 실험1에서 function generator를 사용하기 전에 초기화를 하 ... 고 probe를 보정한다. 실험2를 통해서 Impedance의 개념과 Impedance matching의 중요성에 대해서 논할 것이다. 실험3에서는 여러가지 파형을 function ... )Essential Backgrounds for this Lab -교과과정내의 전기적 회로에 관한 많은 실험을 하기 앞서 기본 실험 장비의 사용방법을 숙지하고 컴퓨터를 이용한 회로

리포트 | 46페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-9주차예비

.Introduction.(1)Purpose of this Lab이번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 4-bit up counter, 8-bit up down counter ... , 응용과제의 Moore State machine을 구현함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증 ... /W 의 Project에 Veliog 코드를 이용하여 자판기동작회로를 설계한다..2. 자판기동작회로를 Synthesize - XST Compile 과정을 거쳐 Compile한다3

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
Positive edge triggered master-slave D flip flop 설계보고서

flop이번 실험의 핵심으로서 edge triggered flip flop은 게이트 상호간의 작은 delay 차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안 ... 만 출력이 변화하도록 하는 역할을 한다.master-slave D flip flop 시뮬레이션/결과a.논리 회로도Master-slave D flip-flop이 positive edge ... 하여 클럭 신호가 바뀌는 동안만 출력이 변화하도록 하는 시스템이다. 위의 시뮬을 살펴보면 앞서 래치회로 9장을 실험하면서 어느정도 배웠듯이 PRESET과 CLEAR에 따라서

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
아주대 논리회로실험 실험예비7 복호기와 부호기 (Decoder & Encoder)

1,2,3,4 의 출력값이 위의 주어진 표와 같이 나오게 된다. 결국 위의 표와 같은 원하는 출력을 얻을수 있는 인코딩 회로가 구성된 것이다.● 실험 시뮬레이션1) 2단 2진 ... 의 6번 핀 출력파형2) 3진 카운터이 실험에서는 카운터 각각의 카운트 상태를 디코딩할 것이다. 그림 4의 회로를 연결하고 다음의 파형을 그림 5에 그려라.1) 출력 A의 파형2 ... 실험 7. 복호기와 부호기 (Decoder & Encoder) 예비보고서● 이론(1) 복호화(Decoding)2진수를 10진수로 바꿔주는 것으로 카운트 상태를 AND gate

리포트 | 12페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
논리회로실험) Mux and demux 예비보고서

한다.- 여러개의 입력선 중에서 하나를 연결하는 조합논리회로로 , 선택 값에 따라 한 입력선을 선택하게 된다.- 크기는 입력선과 출력선의 개수에 따라 결정된다 .- MUX는 2^n개 ... - Multiplexer 와는 반대되는 것의 기능을 한다 .- 입력의 논리 값을 여러 개의 출력라인 가운데 선택하여 입력의 2^n 값을 선택된 출력라인으로 전환하는 디지털 회로이다 .- 하나 ... 과 실험이 동일한지 확인- symbol 추가- Project 생성 ( File 열어서 Add 단계 까지 )- Symbol 생성 후 구현2. 2 x 1 Multiplexer 회로

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
전자회로실험1 예비보고서 실험 12. MOSFET 차동증폭기

}} over {1/gm+2r _{0M`3}}(여기서 M3는 전류거울회로의 트랜지스터)이다.실험 준비물저항 20k*2, 30k, CD4007*2, 전원공급기, 함수발생기, 오실로스코프 ... 실험에서 구한 표현을 사용하여 문턱전압과 k 값을 구한다.(2) 동일한 회로를 “#2”, “#3” 소자로 구성하여 마찬가지 방법으로 각각에 대해 문턱전압과 k값을 구한다.실험 ... 전자회로실험1 예비보고서실험 12. MOSFET 차동증폭기실험 목적-본장의 기본 목적은 차동증폭기(differential amplifier)의 특성을 측정하는 것이다. 이 증폭기

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
순차회로 설계 - FSM 결과보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 29논리 ... 회로설계 실험 결과보고서 #9실험 9. 순차회로 설계 - FSM1. 실험 목표- FSM의 의미와 그 종류인 Mealy, Moore machine에 대하여 알고, 그 작동법을 이해 ... 현상을 고려하여 실생활에 활용 가능한 커피 자판기를 설계한다.2. 실험 결과- 실험 1. 무어 머신을 이용한 커피 자판기 설계(1) 개요- 스위치1 : 100원, 스위치2 : 50

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) Ripple Carry Adder,CLA Adder Simulation 결과 보고서

한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 ... 은 NETLIST를 HSPICE로 시뮬레이션⑥ 두 시뮬레이션의 결과 비교3. 회로 설계 방법이번 실험에서는 총 2가지의 회로를 설계한다.@1. Ripple Carry Adder의 설계방법 ... Ripple Carry Adder는 여러 개의 Full Adder를 이용하여 임의의 비트 수를 더하는 기능을 하는 논리회로이다. 각각의 Full Adder가 Carry입력으로 직전

리포트 | 22페이지 | 2,000원 | 등록일 2015.09.30 | 수정일 2015.11.11

다운로드 장바구니
아주대 논회실 논리회로실험 실험6 예비보고서

특성을 이해해본다.2. 실험 이론-Latch(래치)래치는 비동기 기억소자로서 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 ... 회로라 불리는 회로의 일종이며, 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1 ... 1. 실험 목적- 여러 종류의 Flip-Flop을 구성하여 그 동작 특성을 알아본다.- 반도체 memory (RAM : Random Access Memory)를 플립플롭을 이용

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
디지털회로응용설계(자동차 과속 경보장치 설계)

2. 본 론 자동차 과속 경보장치 전체 블럭도실험1자동차 입력신호의 디지털 정형화 회로? 연산 증폭기인 LM311과 슈미트 트리거 74LS14로 구성? 자동차에서 발생하는 정현파 ... 와 직접 연결할 수 있는 디지털 신호이다.● CH 1 : 입력신호● CH 2 : COMP신호 - TP1● CH 1 : 입력신호● CH 2 : Sout신호실험 2 주파수 증배회로? 주파수 ... : Cclock신호● CH 1 : Sout신호● CH 2 : Cclock신호실험 4 계수 회로와 래치회로? 4개의 10진 카운터를 이용하여 최대 9999까지 계수할 수 있도록 설계

리포트 | 22페이지 | 3,800원 | 등록일 2014.01.03 | 수정일 2014.11.05

다운로드 장바구니
06 논리회로설계실험 결과보고서(순차회로)

논리회로설계 실험 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표JK 플립플롭을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터 ... 를 설계해본다.2. 실험 결과실험 1. JK 플립플롭 VHDL 코딩(1) JK FF 진리표JKQ(T+1)00Q(t)01010111Q’(t)(2) 설계 내용1) 소스 코드2) 테스트 벤치 ... 기 때문에 설계한 8비트 병렬 레지스터가 정상작동 함을 확인 할 수 있다.실험 3. 8비트 시프트 레지스터 VHDL 코딩(1) D FF 진리표CLKDQ(T+1)100111(2) 설계

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
방송통신대학교 심리학에게 묻다 기말고사 대비 핵심 정리

적, 불안정, 구체적 귀인인지오류 : 흑백논리적 사고, 과잉일반화, 정신적 여과, 의미확대 혹은 축소, 개인화(자신과 무관한 사건을 자신과 관련된 것으로 잘못 해석), 잘못된 명명 ... 적 표상, 자기보호적 성격할로 : 포유류의 생존에 있어 부드럽고 따뜻한 대상이 매우 중요하다아인즈워스 : 6~9개월 사이에 엄마와 아기 사이에 강력한 유대 형성, 낯선상황실험, 안정 ... 힘게 근접성과 지지 추구)암묵적 관계 지식 : 생후 18~36개월까지획득 안정 애착 : 공명회로(전전두피질을 포함), 거울 뉴런(목적이나 의도가 포함된 행동이나 예측가능한 순서

방송통신대 | 3페이지 | 3,000원 | 등록일 2017.12.11

다운로드 장바구니
멀티 바이브레이터 예비보고서

1,2를 반복하라.회로도시뮬시뮬해석3번 실험의 경우 1번실험의 단안정 멀티바이브레이터에서 저항과 커패시터의 값을 바꿨을 때 주파수와 듀티사이클의 변화를 알아보기위한 실험이다. 아래 ... ,`` A_2가 모두 접지되고, B에 입력 구형파를 인가하여라.아래의 시뮬을 보면A_1 ,`` A_2에 접지를 시키고 B에 5AC를 인가하였습니다.회로도시뮬시뮬해석실험4,5,6의 경우 ... 실험 제목 멀티 바이브레이터실험 목적[1] 멀티 바이브레이터의 동작을 이해한다.[2] 비안정 모드에서 사용된 555 타이머의 동작특성을 실험적으로 입증한다.[3] 단안정 멀티

리포트 | 10페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태 ... 기계라고도 한다. 이 기계는 공(空)계열의 입력에 대하여 반드시 공계열이 아닌 기호를 출력한다. 순서 회로의 경우, 그림에 표시한 바와 같이 현재의 출력이 현재의 입력에 의하지 않

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
[논리회로실험] 실험8. counter

과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... .Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 counter를 설계하였다. 이번에 설계한 counter는 'Binary ... /gray Counter'이다. 즉, Clock이 rising edge일 때마다 지정해준 모드에 맞는 count를 수행하는 counter를 설계하였다. 이번 실험에서도 통해서

리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니

이전10개 94 95 96 97 9899100 101 102 103 다음10개

파워링크

신청하기