"논리회로실험 2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 XNOR 집적회로실험 vhdl stopwatch 논리회로실험 2 두더지 잡기 디지털집적회로 레포트 and gate 예비 서강대 디논실 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험 2" 검색결과 1,861-1,880 / 4,032건

최종 실험42 AND OR 결과레포트

적인 특징을 이해한 후 실험을 통한 출력 값에 따라 보고서를 작성하고, 실험에서 느낀 점을 부가적으로 서술할 것이다.AND게이트0 또는 1로 표현되는 논리회로에서 곱으로 표현 ... 가 1( HIGH )이 출력되는 것을 확인하는 실험이었다.OR게이트0 또는 1로 표현되는 논리회로에서 합으로 표현 가능한 OR게이트의 연산을 수행하고 이에 대한 특성 등을 실험 ... 전자회로설계 및 실험[ 실험 42. 디지털 집적회로: AND, OR 게이트결과 레포트 ]디지털 집적회로 보고서 작성 방법AND게이트, OR게이트, 혼합 AND-OR게이트의 이론

리포트 | 6페이지 | 3,000원 | 등록일 2013.12.23

다운로드 장바구니
[문학교육론] 거울뉴런에 의한 공감과 언어(거울뉴런과 공감, 거울뉴런과 언어)

거울뉴런에 의한 공감과 언어목차1. 거울뉴런과 공감2. 거울뉴런과 언어참고문헌1. 거울뉴런과 공감사회적 생활의 가능 기반으로서의 타자에 대한 생각과 느낌을 끊임없이 상대의 입장 ... 행하는 것과 같다. 관찰자는 공명 과정에 들어간 거울뉴런이 저장되어 있는 행동 프로그램을 상상으로 끄집어내는 일을 막을 수 없다. 관찰한 내용들은 일종의 내적 모의실험처럼 떠오르 ... 안에서 아주 간단히 우리가 보고 있는 대상의 의도가 모사된다. ‘논리적으로 관련된’ 거울 뉴런으로 묘사되는 유형의 거울 뉴런들을 활성화시킴으로써, 뇌는 다른 사람들의 의도를 모사

리포트 | 4페이지 | 1,500원 | 등록일 2017.03.01

다운로드 장바구니
결과 Basic Gates

-input Logic Diagram의 출력 L1, L2값을 기록한 진리표와 실험에서 회로를 구성하고 실제로 측정된 L1, L2값을 비교해보면 결과가 똑같이 나타나는 것을 볼 수 ... 다.실험2.SETTING: 전압 공급기를 사용하여 소자에 5V의 공급전압 Vcc를 인가하였다.AXYBZInputGND실험2 회로 구성: 위의 회로를 구성하는데 필요한 총 gate ... 의 회로였다. 오실로스코프는 최대 2개의 출력을 측정할 수 있는 장치이다. 이 회로의 출력은 3개였기 때문에 실험 장비상의 한계로 다이오드를 3개 사용하여 그것들의 on, off

리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
실험 7 BJT기초 결과

에 트랜지스터를 회로에서 제거할 때나 연결할 때에는 반드시 전원을 끄고 납땜시 needle-nose 플라이어를 이용하여 열을 흡수하도록 한다.*트랜지스터의 바이어스트랜지스터는 2개 ... 로 사용할 수도 있다.논리회로에서 0 또는 1로 동작하는 스위치 회로로, 잡음을 많이 수반하지 않으면서 쉽게 조정된다. 트랜지스터는 증폭기로도 사용될 수 있는데 전류의 흐름을 0, 1 ... 실험 7 . BJT 기초실험제출일 : 2014년 5 월 8 일분 반학 번조성 명실험이론*바이폴라 접합 트랜지스터(bipolar junction transistor)두 개의 단자

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.29

다운로드 장바구니
연산회로 예비보고서

을 확인하는 실험입니다.■반가산기-반가산기(half adder)는 이진법으로 표시된 두 개의 수를 이진법의 덧셈 규칙에 따라 더하는 가산기입니다.그림 1 반가산기 회로도그림 2 반가산기 ... #`````````````````````````````````````````=1001+1001(SR)+1001(SR) ^{3} 이진 곰셈계산과 승산기에 대한 회로는 다음과 같습니다.그림 10 승산기■논리연산장치 (ALU)-논리연산장치는 가산, 감산을 비롯한 여러 가지의 연산을 할 수 있는 병렬 데이터 처리장치입니다.그림 11그림 13⒜의 ALU에서 ... ※최대한 요약을 하여 책의 내용이 빠질 수도 있음을 명시합니다.■실험 목적-이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
순차회로 설계 - 카운터 결과보고서

과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - 카운터담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... 회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표- 카운터의 종류와 각각의 기능에 대해서 이해를 하고, 이해한 내용을 바탕으로 VHDL 코딩 실습을 한다 ... . 또 클럭 분주기의 기능을 이해하고 VHDL 코딩의 시뮬레이션에 활용한다.2. 실험 결과- 실험 1. 4비트 비동기식 업카운터 설계(1) 소스 코드- 변수 Y에 2진법으로 0~9

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털실험 12예비 쉬프트 레지스터

디지털 실험 예비보고서실험 12. 쉬프트 레지스터실험 목적1. 쉬프트 레지스터의 구조와 동작원리를 이해한다.2. 쉬프트 레지스터를 이용한 카운터의 동작을 이해한다.실험 이론플립 ... 은 회로를 얻을 수 있다.2. 좌 쉬프트레지스터레지스터의 최하위자리(LSB)에 입력을 넣어 플립플롭에 기억된 정보를 첨자 윗자리로 이동시키는 좌 쉬프트 레지스터(left shift ... register)는 우 쉬프트 레지스터와 동일한 방법으로 과 같이 구성할 수 있다.그림 2의 회로를 단순히 뒤집어 놓은 모양이다.3. 병렬 입출력형(Parallel input

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design

circuit)로 연산하는 것으로 기억 능력을 갖지 않는다. 말 그대로 2진수의 덧셈을 하는 논리 회로이며, 종류로는 반가산기와 전가산기가 있다.* 반가산기반가산기란 1비트의 2개 ... 의 2진수를 덧셈하기 위하여 사용되는 조합 논리회로이며, 2개의 입력단자와 2개의 출력단자를 가진다. 아래의 표는 2개의 입력신호에 따른 출력신호를 나타낸 것이다. 즉, 덧셈 ... 올는 계산하는 시간이 오래 걸린다는 단점이 있다.* 2의 보수컴퓨터 시스템의 논리회로 기능을 살펴보면 대수적인 뺄셈이 불가능하므로 보수를 이용한 덧셈 방법에 의하여 뺄셈을 수행

리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24

다운로드 장바구니
SK그룹 SK 하이닉스 설계직무 2017년 상반기 공채 최종합격 자소서(자기소개서)

이었습니다. 특히, VHDL을 이용하여 7 segment 동작을 위한 다양한 실습을 진행 했던 논리회로설계 과목의 프로젝트는 가장 흥미 있고 열정을 다 할 수 있는 프로젝트였 ... 습니다. 그러면서 꾸준히 논리회로, 반도체공학, 전자재료, 전자회로 등의 과목을 들으며 반도체 분야에 대한 관심을 키워왔습니다.이런 흥미를 가지고 있던 저에게 교환학생 기간 내내 ... Q1. 자발적으로 최고 수준의 목표를 세우고 끈질기게 성취한 경험에 대해 서술해 주십시오.먼저, 관련 대표 경험 2가지를 간략하게 작성해 주십시오(각 50자 이내)– 언제, 어디

자기소개서 | 5페이지 | 3,000원 | 등록일 2017.06.09

다운로드 장바구니
실험7 BJT기초 예비

를 회로에서 제거할 때나 연결할 때에는 반드시 전원을 끄고 납땜시 needle-nose 플라이어를 이용하여 열을 흡수하도록 한다.*트랜지스터의 바이어스트랜지스터는 2개의 동작모드 ... 할 수도 있다.논리회로에서 0 또는 1로 동작하는 스위치 회로로, 잡음을 많이 수반하지 않으면서 쉽게 조정된다. 트랜지스터는 증폭기로도 사용될 수 있는데 전류의 흐름을 0, 1 ... 실험 7 . BJT 기초실험제출일 : 2014년 4 월 17일분 반학 번조성 명*바이폴라 접합 트랜지스터(bipolar junction transistor)두 개의 단자만을 가진

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.29

다운로드 장바구니
기본논리게이트 예비보고서

High 또는 LOW이면 출력은 High가 된다.2주차 4. 실험순서□ 실험회로도4. 실험순서(계속)(1) 디지2주차 털 실험기판 위에 7408 AND 게이트를 이용하여 논리 ... 2주차 기본논리게이트 예비보고서일시 : 2013. 3. 13(수)장소 : P2041. 실험제목□ 기본논리게이트2. 실험목적□ 우리 주변의 대부분의 전자기기들은 디지털 시스템 ... 게이트 실험회로 (a)를 구성하고 데이터스위치(data switch) SW1 과 SW2를 각각 A,B에 연결하고, SW1과 SW2를 low(0), high(1)로변환

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.19

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) Half Adder,Full Adder (HA,FA) Layout Simulation 결과 보고서

로 시뮬레이션하여 그 결과를 비교하는 것이다.2. 실험과정이번 실험은 크게 아래와 같은 단계로 진행되었다.① 회로 설계 (NETLIST 직접 작성)② HSPICE로 시뮬레이션 ... 비교3. 회로 설계 방법이번 실험에서는 총 3가지의 회로를 설계한다.각각의 회로를 설계하는 방법에는 여러가지 방법이 있지만, 그 중에 하나를 택해서 Layout을 작성할 것이 ... 다.@1. Half Adder의 설계방법Half Adder는 두 개의 입력 신호를 받아 두 개의 출력 신호 Sum과 Carry를 출력하는 논리 회로이다. 여기서 Sum의 논리식은 XY

리포트 | 15페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
[verilog HDL] 감산기와 비교기의 설계

전자전기컴퓨터설계실험2Combinational Logic Design: Arithmetic Logic and Comparator(Post-report)전자전기컴퓨터공학부 ... Hyperlink \l "_Toc400570725" •실험전 알아야 할 내용 PAGEREF _Toc400570725 \h 2 Hyperlink \l "_Toc400570726" •실험 ... 의 가정 & 추측의 근거 PAGEREF _Toc400570726 \h 4 Hyperlink \l "_Toc400570727" 2. 실험 도구 & 실험 방법 PAGEREF _Toc

리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

다운로드 장바구니
디지털 논리소자 결과보고서

하는 결과는 얻은 것이라고 볼 수 있다.실험 (2)그림 1-4 의 회로를 구성하고, 데이터 스위치의 상태인 A와 B를 0V와 5V로 입력할 수 있는 모든 경우에 대해 측정하라.실험결과 사 ... .실험결과 사진해석실험 3번의 경우 AND게이트회로이며, 두 개의 입력이 모두 HIGH일때만 HIGH출력이 나오는 회로이다. 이 회로도 마찬가지고 2번의 실험과 거의 유사한데 바로 ... 있다.비고 및 고찰이번 실험은 반도체 소자를 이용하여 Inverter, AND, OR 회로를 이해하고 그 기본 회로를이용하여 NAND, NOR 회로를 구성하여서 논리회로의 측정방법을 습득하는 실험이었다.

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
판매자 표지

실험23 AD/DA 변압기 예비 예비보고서

과 2R 2종류의 저항값만으로 회로를 구성할 수 있다는 장점을 갖고 있다.여기서 디지털 신호 입력이 논리 “1” 상태일 때, 각 bit의 전압 크기가 모두 같다고 하면 (V0 ... -D/A 변환기의 궤환을 이용한 계수 비교형 A/D 변환방법에 대하여 이해한다.-2진 하중(binary weighted) 저항회로를 이용한 D/A 변환방법에 관하여 이해한다.2) 이 ... 계수를 나타내는 2진수는 와 같은 계단파V _{d} 를 출력하는 D/A 변환기의 입력으로 사용된다.아날로그 입력V _{a} 가 계단파입력V_d 보다 크면 비교기의 출력은 논리 1

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
아주대학교 논리회로 실험 설계 예비보고서

논리회로 실험설계설계주제:스톱워치목차1. 설계 목표2. 동작 조건3. 동작 설명 및 알고리즘4. 1차 설계 및 분석(1) Clock dividing part(2) 7-s ... ) 총 설계 회로5. 예상 결과 & 미작동 시 대처1. 설계 목표- FPGA를 사용하여 자유 주제로서 스톱워치를 설계한다.(기본의 심화 과제인 start/stop의 기능과 up ... -down counting 대신에 start/stop과 lap/reset의 기능을 부여한다)- 입력 : start/stop, rap/reset 버튼 2개(key0와 key1)로 구성

리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14

다운로드 장바구니
08 논리회로설계실험 결과보고서(카운터)

논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 실험을 하기 전 작성했던 예비보고서에서 설계했던 존슨카운터를 응용하여 설계하였다.실험의 목표는 클락 주파수가 2Hz인 회로이다. 이를 위해 첫 번째 process 문에서 클락 ... 가 정해진 동작을 수행하도록 한다.2. 실험 결과실험 1. 8비트 비동기식 업카운터 설계(1) 설계 내용1) 소스 코드2) 핀할당3) 7segment 표시결과4) 결과 분석이번

리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
판매자 표지

실험15 예비보고서 플립플롭의 기능

이다. 입력은 출력을 set논리 (“1” 상태)시키는 기능과 reset논리 (“0” 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch 회로 ... ). 래치 회로의 기능을 이해하고 R ? S 플리플롭의 구조와 동작원리를 이해한다.(2). D, JK 플리플롭의 동작을 이해한다.2). 이 론(1). RS(Reset-Set ... 결과보고서(실험 15. 플립플롭의 기능)정보통신공학부14조학번 : 2007057228, 2010044011이름 : 정 현 재, 정 지 원실험 15 플리플롭의 기능1). 목 적(1

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
전전컴실험Ⅱ 06반 제02주 Lab#01 [TTL gates Lab on Breadboard] Post 결과보고서

하고자 하는 회로(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. 전원을 끈 상태에서 회로를 완성한다.2. 다시 한번 회로를 확인한 후 전원을 연결해 동작시킨다.3. 결과값 ... 있어야 한다.-구현하고자 하는 회로(나) “Lab 1”을 위한 실험 순서 및 구현 방법1. 전원을 끈 상태에서 회로를 완성한다.2. 다시 한번 회로를 확인한 후 전원을 연결 ... 들은실험)x, y 값이 각각 1,1일 때 XOR GATE의 논리함수는 F=x^y이므로 F=0이 되어led에 불이 들어오지 않게 된다.나. Results of 반가산기 회로 실험(1

리포트 | 13페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
디지털 논리회로의 조합 및 응용 예비보고서

3장 . 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate ... )? 회로구성도? 가상실험 결과A=0, B=0▶ 3.2.1 Exclusive OR gate circuitA=1, B=0A=0, B=1A=1, B=1▶ 3.2.2 NAND gate ... 에 대한 응용2. 관련 이론● Exclusive OR gate- Boole 대수로 정의되지 못하는 응용논리연산 수행- gate들의 조합논리로 정의됨- Y = A?B = A′B + AB

리포트 | 10페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니

이전10개 89 90 91 92 939495 96 97 98 다음10개

파워링크

신청하기