"디지털논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

fpga 프로젝트 논리회로실험 실험12 멀티플렉서 전전설2 텀프로젝트 디지털집적회로 and or not 게이트 논리 회로 게임 인코더 디코더 디지털회로실험

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로실험" 검색결과 1,901-1,920 / 2,354건

[논리회로실험] 가산기와 감산기 (예비)

1. 실험목표1) Logic gates를 이용하여 가산기와 감산기를 구성하여 동작을 확인한다.2) 위를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 ... 의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... 을 시키려면 많은 시간이 걸린다.4) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.반감산기의 진리표입 력출 력XYBD0000011110011100반

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
실험 4. 멀티플렉서와 디멀티플렉서

된 회로 상태에서 원하는 데이터 입력원(input source)을 선택하는 응용에 자주 사용되며 아날로그먹스와 디지털먹스가 있다. 이 실험에서는 논리소자로 구성되는 디지털먹스를 다룬다 ... this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: '08. 9. 29과목명: 논리회로실험교수명 ... 는 기능을 한다.논리회로에서 다루는 신호는 크게 active high와 active low로 구분된다. Active high 신호는 그 값이 1일때, 즉 High일 때 그 신호가 가진

리포트 | 12페이지 | 2,000원 | 등록일 2009.03.10

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

> Configure를 할 때 에러가 계속 발생하는 경우가 있어서 실험이 많이 지연되었다. 또한 논리 회로와 관련된 연산이 생소하여 신호에 따른 연산을 파악하는 게 꽤 힘들었다. 동작 제어 신호 ... 에 따라 연산이 논리연산과 산술연산으로 나뉘게 되는데 이 두 가지 경우를 각각 고려하여 연산을 하는 것이 꽤 어려움이 있었다. 코드를 짜는 과정에서도 준비해 간 코드가 실험목적 ... 학 과학 년학 번분 반실험조성 명전기전자공학2학년전기전자공학2학년6) 실험과정 및 결과측정4비트 덧셈기/뺄셈기 verilog HDL 코드4비트 덧셈기/뺄셈기 Timing

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
Boole 함수와 간략화 예비 레포트

함수디지털 논리 회로는 다이어그램대로 똑같이 구성함으로써 기대하는 대로 동작하는 회로를 만들 수 있다. 그러나 어떤 논리 회로는 Boole 함수를 응용한 카르노 맵에 의하여 간소 ... ※ 목적1) Boole 함수의 기본 공리와 정리를 이해한다.2) Boole 함수를 이용하여 논리 방정식을 표현하는 능력을 배양하고 간소화 시키는 방 법을 익힌다.※ 이론Boole ... A′ = 1A = 1 이면 A′ = 0공리 3 (a) 01 = 10 = 0 공리 4 (a) 1′ = 0(b) 0 + 1 = 1 + 0 = 1 0′ = 1CRO논리 소자에 가해지

리포트 | 7페이지 | 1,000원 | 등록일 2008.09.30

다운로드 장바구니
디지털논리회로실습 - 제 7장 디코더 인코더

디지털회로실험예비 보고서(제 7장 디코더와 인코더)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 7장 디코더(Decoder)와 인코더(Encoder)1. 실험 ... (LSB)2.3 디코더(decoder) 응용 - LED(Light Emitter Diode) 표시 회로디지털 논리회로에서 가장 많이 사용되고 편리한 소자가 LED 소자.LED표시기 ... , 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 디코더(Decoder) ( n X 2ⁿ)디코더는 2진 코드(n Bit) 형태의 입력을 받아들여 우리가 일상적으로 사용

리포트 | 23페이지 | 2,000원 | 등록일 2008.12.08

다운로드 장바구니
D와 JK 플립플롭

기로 논리 상태를 측정하여 기록한다.□ 사용 기구디지털 실험장치NAND 게이트 7400(2개)NOT 게이트 7404D 플립플롭 7474JK 플립플롭 74763입력 NAND 게이트 ... □ 실험 목적D, JK 및 마스터-슬레이브 플립플롭의 동작원리를 살펴보고 측정을 통하여 그 특성을 확인한다.□ 실험 방법1) 디지탈 실험기판 위에 IC7400과 IC7404 ... 를 이용해서 회로도를 구성하고 D와 CLK를 표 1과 같이 순서대로 변화시키면서 논리검출기로 논리 상태를 측정하여 기록한다.2) 회로도대신에 IC7474를 이용해서 절차 1)을 반복

리포트 | 3페이지 | 1,000원 | 등록일 2007.11.18

다운로드 장바구니
실험9. PLD를 이용한 회로구성

디지털논리회로 실험예비 레포트한양대학교전자정보시스템전공 3학년실험9. PLD를 이용한 회로구성학 번2003040520성 명우 재 홍관련이론○ PLD란?프로그램이 가능한 논리장치 ... 있다. 디지털 시스템의 설계를 위해서 PLD를 사용하게 되는데, 이것은 복잡한 논리함수를 하나의 집적회로로 프로그램할 수 있다는 장점이 있기 때문이다.PLD는 주로 AND 게이트 ... (PLD)는 프로그램이 가능한 전자퓨즈선으로 연결된 게이트들의 배열로 구성된 집적회로를 말한다. 따라서, 설계자는 설계를 위한 부울함수 또는 진리표를 이용하여 내부논리를 규정할 수

리포트 | 4페이지 | 1,500원 | 등록일 2008.05.25

다운로드 장바구니
NAND GATE

하고 이를 이용한 논리도를 확인실험 방법1. 아래 논리도와 같이 회로를 구성2. 전압 5V를 넣는다.3. 이론으로 진리표를 만든다.4. 출력 값의 전압을 측정하고 진리표와 비교 ... Gate를 이용한 논리도010011100100.1314.45014.4470.131 Gate 진리표 Gate 실험값-> 이번 실험은 NAND Gate 만을 이용하여 위와 같은 회로도 ... 검토2학년 2학기 때 배운 디지털에 관해서 실험을 하였다. 이론으로 배운 것을 직접 실험함으로써 디지털을 확실히 정리하는 계기가 되었고 내가 구성한 회로에서 측정한 실험값이 이론값

리포트 | 6페이지 | 1,000원 | 등록일 2007.12.08

다운로드 장바구니
기본논리회로 및 부울 대수, 회로의 간소화 및 XOR 회로

김성준 200511392 문은혁 200711563 홍석남 1주차 실험Title1. 기본논리회로 및 부울 대수2. 회로의 간소화 및 XOR 회로Name금(오전) 5조 김성준 ... 로만 회로를 구성하여 시뮬레이션6. 위 5개의 실험을 통하여 AND, OR, NOT gate의 기초 논리함수 및XOR gate를 이해하고, Boolean Algebra의 공리 및 ... 법칙을 이해한다. 또한, K-map을 이용한 Boolean function의 최적화를알아본다. 마지막으로, NAND gate를 이용한 기본논리회로 구현을이해한다.Background1

리포트 | 12페이지 | 1,500원 | 등록일 2008.10.03

다운로드 장바구니
직렬 및 병렬 다이오드 회로의 특성

02. 직렬 및 병렬 다이오드 회로●목적: 직렬 및 병렬로 구성된 다이오드 회로의 해석 능력을 개발한다.●실험 준비물: 직류전원 공급기, DMM(Digital Multimeter ... 결과 값과 순서②의 이론치 ③의 실험치와 서로 비교하여라.⑶ 직류전원-다이오드 회로⑶① 그림2-8의 회로를 구성하고, 각 저항의 측정치를 기록하라.② VO, VR의 이론치를 계산 ... 하라.③ VO, VR을 측정하고, 순서②의 이론치 결과와 비교하라.⒟ 정 논리 AND 게이트① 그림2-9의 회로를 구성하고, V1=+5V, V2=0V일 때, VO의 이론치를 계산

리포트 | 5페이지 | 1,500원 | 등록일 2009.01.28

다운로드 장바구니
산술연산논리회로

예비보고서실 험 주 제 :실험5. 산술연산 논리회로과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목산술논리연산회로(ALU)2.관련이론산술논리연산장치(ALU ... : Arithmetic Logic Unit)는 여러가지 산술연산과 논리연산을 수행하는 회로를 말한다. 산술연산을 위한 가장 기본적인 요소는 이진병렬가산기로서 여러 개의 전가산기 회로를 연결 ... 되어야 한다.ALU는 앞서 설명한 산술연산회로와 논리연산회로를 조합하여 서로 간섭이 발생하지 않도록 제어회로를 설계하는 것이 중요한다. FA를 사용한 2-bit ALU를 병렬로 연결

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
[디지털공학]디지털논리회로

논리회로설계 Design Project #2BCD-to-7 segment decoder위 그림에서 보는바와 같이 7-Segment Decdoer는 2진 Code의 수를 입력 ... 00011110000011011101110000101100THEREFOREg = W + XY' + X'Y + YZ'으로 나타남을 볼 수 있다.이것을 바탕으로 논리게이트를 구현해보면,③The ... logic diagram by Max+pus-Ⅱ으로써, 4입력 9출력 디코더로 구현할 수 있다.이 논리게이트로 시물레이션 파형을 구해보면,위 그림과 같이 나타남을 볼 수 있다.

리포트 | 4페이지 | 1,000원 | 등록일 2006.01.16

다운로드 장바구니
실험 예비보고서 3주차 논리 및 연산회로

◇ 반가산기 및 전가산기 이론반가산기전가산기컴퓨터 내에서 2진 비트를 덧셈하기 위해서 사용되는 논리 회로의 하나로 반 덧셈기라고도 한다. 2개의 디지털 입력(비트)을 받고, 2개 ... 게이트를 사용하여 회로구성을 한다.5. 실험하여 위의 1.항의 출력표와 같은지를 확인한다.◇ K-map을 이용한 최소화 기법카르노 맵은 간단하면서도 체계적인 과정으로 논리 식을 간략히 ... 의 덧셈으로부터 자리 올림 비트를 덧셈 하는 것은 전 가산기의 기능이다.boolean 함수 : S=A?BC out=A?B컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로

리포트 | 4페이지 | 1,500원 | 등록일 2008.11.08

다운로드 장바구니
플립플롭 예비

device에서 신호가 올라가는데 걸리는 시간을 설정시간이라 한다.5.실험 절차(1)디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS플립플롭 회로 (a)를 구성하고 데이터 스위치로 S, R의 논리상태를 표1 과 같이 변화시키면서 오실로스코프로 Q와 ... 1.실험 제목-플립 플롭2.실험 목적순서논리회로의 기반이 되는 플립플롭의 동작원리를 살펴보고 전반적인 이해를 도모한다.3.이론플립플롭은 1개의 bit 정보를 기억할 수 있는 기억 ... (flip-flop)은 정보의 저장 또는 기억회로, 계수 회로 및 데이터 전송회로 등에 많이 사용된다. 물론 이 Flip-Flop은 기본적인 논리 Gate를 조합함으로써 만들어진다.플립

리포트 | 8페이지 | 1,000원 | 등록일 2009.04.08

다운로드 장바구니
반도체 정의

는다라고 할 수 있다. 초등학교 자연시간에 했던 한 실험을 누구나 기억 할수 있을 것이다.그 실험장치를 그려보면 다음과 같다.스위치를 켜면 전구에 불이 들어온다.= 전기가 통한다 ... .= 전류가 흐른다.= 철사는 도체(導體)스위치를 켜면 전구에 불이 안 들어온다.= 전기가 안통한다.= 전류가 흐르지 않는다.= 유리는 부도체(不導體)실험A에서처럼 철사로 된 스위치 ... 는 전기가 통하기 때문에 끊어진 전선을 연결해 줄 수 있다. 그러나 실험B에서처럼 유리로 된 스위치는 전기가 통하지 않기 때문에 끊어진 전선을 연결해 줄 수 없다.이렇게 철사처럼 전류

리포트 | 11페이지 | 1,000원 | 등록일 2010.09.09

다운로드 장바구니
DLD 실험 - 랫치 및 플립플롭

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목5랫치 / 플립플롭실험 일자2009 년 4월 3일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론 ... (Theoretical Background)래치(latch)와 플립플롭(flip-flop)??????????■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로 ... ???????????■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태????[ 그림 ] 플립플롭의 상태?????????????■ ?래치나 플립플롭

리포트 | 5페이지 | 2,000원 | 등록일 2009.06.10

다운로드 장바구니
제 7장 기본 논리 게이트 설계 실험 예비 보고서

성 트랜지스터의 이미터를 결합해 디지털 회로를 구성하는 논리로서, 두 트랜지스터가 포화 영역에 들어가지 않으므로 온(on)/오프(off) 스위칭 시간이 적게 걸려 양극성 디지털 회로 중 ... 제 7장 기본 논리 게이트 설계 실험[실험예비]① 게이트들을 트랜지스터로 어떻게 구현하는지 알아보시오.→ 좌측 그림은 트랜지스터 2개와 저항 3개로 이루어진 AND 게이트이 ... 는다. 그러므로 출력은 0V가 되며 또는 LOW상태라고 말할 수 있다.좌측의 그림에 나타낸 기호는 기본이 되는 논리 회로중의 하나인 NOT (반전기 : Inverter) 회로이며, 회로

리포트 | 4페이지 | 1,000원 | 등록일 2008.03.28

다운로드 장바구니
부울대수와 드모르간 정리 실험

와 드모르간 정리 실험1. 목적B00l 대수의 기본공리와 정리를 이해하고, De Morgan의 정리를 실험적으로 증명하는데 목적을 둔다.2. 이론(1) 부울대수? 부울대수는 논리회로 ... 를 수학적으로 해석하기 위해 영국의 수학자 George Boole이 제안한 것이다.? 컴퓨터는 디지털 회로로 구성된 디지털 시스템으로 참(true)과 거짓(false), 또는 1과 0 ... , 전기 신호의 유무 등 두 가지 상태로 표현하여 처리하는 이진 논리회로로 구성되고, 이러한 이진 논리회로는 부울대수식으로 관계를 표현하기 때문에 회로의 동작 원리를 나타내는 부

리포트 | 7페이지 | 1,000원 | 등록일 2008.04.28

다운로드 장바구니
<VHDL>Pre lab - BCD to Excess3 code converter !! (A+리포트 보장)

, optimize the Boolean equations.다음과 같은 회로도를 얻을 수 있다.지금까지의 실험 이론적 배경 지식을 바탕으로 Assignment 1 / 2 를 실습 진행해 볼 ... ------------------------------------1. 실험 목적2. 실험 이론지식 VHDL 이란 무엇인가.2-1> VHDL2-2> VHDL의 기본 숙지사항2-2 ... > VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c

리포트 | 28페이지 | 3,000원 | 등록일 2009.06.29

다운로드 장바구니
타이머 카운터 프로젝트 보고서

하고 정확하다.회로도소스분석#include // 8051 의 SFR 이 정의된 파일#include // 8051 의 인터럽트 번호 정의된 파일 ... -CLOCK-UNI ** ** SE-CLOCK-UNI 조립 KIT 은 동일한 회로로 4 가지의 다른 ** 시스템을 만드는 예를 보인 것입니다. 조립 완성후 파워를 ** 연결하면 P3.0

리포트 | 15페이지 | 2,000원 | 등록일 2012.04.08

다운로드 장바구니

이전10개 91 92 93 94 959697 98 99 100 다음10개

파워링크

신청하기