"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,881-1,900 / 9,513건

판매자 표지

VHDL을 통해 구현한 Counter

는 상태를 설정한다.2. 배경이론(Background)1)FSM(Finite State Machine, 유한상태기계)순차논리회로의 일종으로, 래치, 플립플롭, 레지스터, 메모리 등 ... 의 소자로 구성되어, 상태(state)를 저장할 수 있는 회로이다. 한 번에 하나의 state만을 가질 수 있고, State간 이동을 input에 따라 지정할 수 있으며, 각 상태 ... 기 때문이다. 위와 같이 밀리머신은, 출력값을 입력값과 상태에 따라 결정하기 때문에, 무어머신 보다 더 적은 상태만을 가지고도 설계가 가능하다. 이러한 이점은 회로도에서 플립플롭의 개수

리포트 | 14페이지 | 2,000원 | 등록일 2020.12.27

다운로드 장바구니
판매자 표지

[전자회로] Pspice (AND, OR, NOT gate) 회로도 실험 레포트

gate는 INPUT 중 하나만이라도 1의 값을 가지면 1이 출력되기 때문에 10s, 20s, 30s일 때 1의 출력값을 갖게 된다.마지막으로 NOT gate는 입력논리회로의 반대 ... -----------------------------------------------------------------기본논리회로인 AND, OR, NOT gate의 원리에 따라 ... 레포트1제출일전공강의학번담당교수이름1. 원리Inverter (NOT Gate)AND gateOR gate의미입력 논리 신호의 반대값.입력신호가 모두 참(1)이 되어야 출력이 참

리포트 | 4페이지 | 1,500원 | 등록일 2020.11.30 | 수정일 2020.12.02

다운로드 장바구니
중앙대 교양 반도체 이해하기 pbl 보고서

가 analog 회로의 장단점 및 주요 활용처 등에 대해 좀 더 자세하게 조사해보세요.A. 디지털 회로의 장점으로는 높은 정확성과 안정성, 복사 및 전송의 용이성, 논리 연산의 용이성, 소프트 ... 회로나 pMOS회로에 비해 가지는 다양한 장점에 대해 조사해 보세요.A. CMOS 회로는 논리 연산이나 기타 작업을 수행할 경우 전력 소모가 적습니다. 높은 노이즈 마진을 제공 ... 습니다. 그 이유에 대해 간단하게 조사해보세요.고밀도 집적회로 및 미세한 패키지 크기는 후공정 단계에서 더 정교한 처리와 기술을 요구하기 때문에 이러한 미세한 소자를 보호하고 상호 연결

리포트 | 13페이지 | 2,500원 | 등록일 2024.03.22

다운로드 장바구니
디지털공학 실험-논리게이트

.37702. 평가 및 복습문제실험 4 논리게이트1 2번-온도 또는 압력이 과도하게 높을 때 경보회로가 울려야 한다. 둘 중 한 조건이 참일 때 LOW 신호이다. 그리고 참일 때 접지 ... 로 단락된다. 따라서 둘 중 하나만 참이어도 LOW가 되어야 한다 따라서 민수 말대로 AND 게이트가 필요하다.실험 5 논리게이트2 3번-XNOR 소자를 invert 한 값 ... LOW일 때는 결과값이 LOW가 되고 그 이외에는 HIGH가 된다.실험 5 논리게이트2 5번-실험 7 부울의 법칙 및 드모르간의 정리 1번- A(A+B)+C=AA+AB+C=A+AB+C

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)

"verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)"에 대한 내용입니다.

리포트 | 9페이지 | 2,000원 | 등록일 2023.10.12 | 수정일 2025.06.23

다운로드 장바구니
판매자 표지

반도체 공정기술의 기본요소가 되는 박막증착, 포토리소그래피 공정에 대하여 실험

제 1 . 장 실험목적반도체 공정기술은 고집적도의 메모리나 아날로그 논리형 , 집적회로 제작에 필요한 기초기술이며 다양한 소자 마이크로 ( , 머신 디스플레이 의) 제조에 적용

리포트 | 14페이지 | 3,000원 | 등록일 2022.11.12

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽 ... Description Language(HDL)HDL 은 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

의 내부 회로로 사용된다(예로 74165 시프트 레지스터 참조). 세 종류 플립-플롭의 진리표가 아래 그림에 비교되어 있다.[6]논리게이트에서 입력이 출력에 영향을 미치기까지는 어느 ... 롭의 몇 가지 응용회로 조사2) J-K 플립-플롭- 동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양항 구성에 대한 시험- 토글 모드에서 주파수 분할 특성 관찰- J-K 플립 ... ’ 래치도 있는데, 이러한 회로들은 스위치의 되튐에 의한 영향을 제거하는데 널리 사용되며 4개의 래치가 들어있는 IC(74LS279)로 공급되고 있다.[S’-R’ 래치]기본 래치

리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
트랜지스터 특성 실험

하면 된다. 이때 저항값은 다이오드에 흐르는 전류에 영향을 받는데 이것은 실험2에서 관측하였다.논리회로는 1과 0으로 이루어진 디지털 회로를 의미하는데 이 논리회로에는 AND, OR ... 실험 1. 클램퍼 회로(예비보고서)※실험목적1. 클램퍼의 출력 전압을 계산하고, 측정한다.2. PSpice를 이용하여 클램퍼 회로의 시간 영역(과도) 해석을 수행한다.※관련이론 ... 이전의 클리퍼 회로가 입력에 대해 필요 없는 부분을 잘라내어 출력 전압을 조절하는 방식을 사용했다면 이번 클램퍼 회로는 입력에 특정한 레벨의 전압을 가감하여 파형의 형태를 변화

리포트 | 11페이지 | 4,000원 | 등록일 2021.10.12

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E

ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
판매자 표지

전자계산기기사 실기(필답형) 정리 노트3 (비전공자 90점 합격)

시험자료 | 21페이지 | 2,000원 | 등록일 2022.11.19 | 수정일 2025.07.16

다운로드 장바구니
A+ 기계공학 기초실험 TTL-Logic 실험 결과레포트 (결과 보고서)

과제1 : 다음 조합논리회로의 진리표를 정리해서 제출하시오.논리회로에서는 이진수를 사용하여 기본적 작용은 논리 기호 0과 1, 두 가지 상태로 나타낸다. 1과 0은 일정한 전압 ... 에서는 0, 2V 이상에서는 1의 값이 나온다.조합 논리 회로에서 입력값 A, B에 각각 0과 1을 넣어 네 가지 경우의 결과값을 확인하였다. 위 회로를 전체적으로 살펴보자면 입력값 ... 이 마지막으로 OR 게이트의 입력값이 되고, AND 게이트의 출력값이 논리 조합 회로의 최종 출력값이 되는 것이다.부울 대수를 사용하여 각 게이트에서 입력값의 변화를 살펴보고 결과값

리포트 | 9페이지 | 1,500원 | 등록일 2020.10.22

다운로드 장바구니
중복 다치논리를 이용한 20 Gb/s CMOS 디멀티플렉서 설계 (Design of a 20 Gb/s CMOS Demultiplexer Using Redundant Multi-Valued Logic)

한국정보처리학회 김정범

논문 | 6페이지 | 무료 | 등록일 2025.04.08 | 수정일 2025.05.08

다운로드
디멀티플렉서, 멀티플렉서 설계

를 구성하고 동작 원리를 알아본다.3. 실험 기구● 브레드보드IC칩과 도선을 연결해 회로를 구성하고 전압을 줄 수 있는 기구● 전원장치USB 형식으로 노트북이나 컴퓨터에 꽂아5V ... 로 전압을 줄 수 있고 USB의 반대쪽은 직접 회로에 꽂을 수 있으며+극은 빨간색-극은 검은색으로 나뉘어있다.● LED (발광 다이오드)켜지면 High(1) 꺼지면(0) 인 출력값 ... 선택하므로 선택기라고도 한다.디멀티플렉서는 멀티플렉서와는 반대로 정보를 한 선으로 받아서 사용 가능한 출력선2 ^{n}개중 하나를 선택하여 받은 정보를 전송하는 회로이다.E

리포트 | 18페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
판매자 표지

디지털 회로 응용 - 동기식 카운터1

) Function Table 작성4) 카노프 맵 작성5) 회로 구성과제 2. 아래 상태도와 같이 변하는 동기식 카운터를 다음 순서에 따라 D-FF을 이용하여 설계하시오.1) 상태 ... 도 : 0→1→3→0→1→3 - - -2) FF 종류 및 숫자3) Function Table 작성4) 카노프 맵 작성5) 회로 구성과제 3. 아래 상태도와 같이 변하는 동기식 카운터를 다음 순서에 따라 D-FF을 이용하여 설계하시오.1) 상태도 : 0→2→4→1→3 - - -

리포트 | 4페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

C ONTENTS 01 개요 02 설계 이론 및 PSPICE 결과 03 Q A개 요 1 1 . 개요 여러 가지 연산을 수행하는 논리 회로를 통해서 PCB 기판의 규격에 맞는 계산 ... 기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino (A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino)

한국실과교육연구학회 이은상

논문 | 24페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
판매자 표지

Simple CPU design - vhdl, rtl, 이론 설명 등

Lab 11CPU SpecificationsThe CPU must be able to access 32 8-bit words of RAM. The CPU must have an 8-bit Register (A)The CPU may include additional in..

리포트 | 19페이지 | 4,500원 | 등록일 2025.02.03

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

논리 회로 및 신호선을 연결하기 때문에 동작 속도가 빠르다는 장점이 있으며 ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있 ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니

이전10개 90 91 92 93 949596 97 98 99 다음10개

파워링크

신청하기