"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,861-1,880 / 9,767건

판매자 표지

반도체 공정기술의 기본요소가 되는 박막증착, 포토리소그래피 공정에 대하여 실험

제 1 . 장 실험목적반도체 공정기술은 고집적도의 메모리나 아날로그 논리형 , 집적회로 제작에 필요한 기초기술이며 다양한 소자 마이크로 ( , 머신 디스플레이 의) 제조에 적용

Non-Ai HUMAN
| 리포트 | 14페이지 | 3,000원 | 등록일 2022.11.12

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소에 간단한 플립플롭이나 더 완벽 ... Description Language(HDL)HDL 은 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 회로의 원하는 동작을 기술할 수도 있고, 원하는 회로 구조를 기술할 수

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E

Non-Ai HUMAN
| ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

C ONTENTS 01 개요 02 설계 이론 및 PSPICE 결과 03 Q A개 요 1 1 . 개요 여러 가지 연산을 수행하는 논리 회로를 통해서 PCB 기판의 규격에 맞는 계산 ... 기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
트랜지스터 특성 실험

하면 된다. 이때 저항값은 다이오드에 흐르는 전류에 영향을 받는데 이것은 실험2에서 관측하였다.논리회로는 1과 0으로 이루어진 디지털 회로를 의미하는데 이 논리회로에는 AND, OR ... 실험 1. 클램퍼 회로(예비보고서)※실험목적1. 클램퍼의 출력 전압을 계산하고, 측정한다.2. PSpice를 이용하여 클램퍼 회로의 시간 영역(과도) 해석을 수행한다.※관련이론 ... 이전의 클리퍼 회로가 입력에 대해 필요 없는 부분을 잘라내어 출력 전압을 조절하는 방식을 사용했다면 이번 클램퍼 회로는 입력에 특정한 레벨의 전압을 가감하여 파형의 형태를 변화

Non-Ai HUMAN
| 리포트 | 11페이지 | 4,000원 | 등록일 2021.10.12

다운로드 장바구니
D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

의 내부 회로로 사용된다(예로 74165 시프트 레지스터 참조). 세 종류 플립-플롭의 진리표가 아래 그림에 비교되어 있다.[6]논리게이트에서 입력이 출력에 영향을 미치기까지는 어느 ... 롭의 몇 가지 응용회로 조사2) J-K 플립-플롭- 동기 및 비동기 입력 방식을 포함한 J-K 플립-플롭의 다양항 구성에 대한 시험- 토글 모드에서 주파수 분할 특성 관찰- J-K 플립 ... ’ 래치도 있는데, 이러한 회로들은 스위치의 되튐에 의한 영향을 제거하는데 널리 사용되며 4개의 래치가 들어있는 IC(74LS279)로 공급되고 있다.[S’-R’ 래치]기본 래치

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

다운로드 장바구니
판매자 표지

전자계산기기사 실기(필답형) 정리 노트3 (비전공자 90점 합격)

Non-Ai HUMAN
| 시험자료 | 21페이지 | 2,000원 | 등록일 2022.11.19 | 수정일 2025.07.16

다운로드 장바구니
중복 다치논리를 이용한 20 Gb/s CMOS 디멀티플렉서 설계 (Design of a 20 Gb/s CMOS Demultiplexer Using Redundant Multi-Valued Logic)

한국정보처리학회 김정범

논문 | 6페이지 | 무료 | 등록일 2025.04.08 | 수정일 2025.05.08

다운로드
판매자 표지

디지털 회로 응용 - 동기식 카운터1

) Function Table 작성4) 카노프 맵 작성5) 회로 구성과제 2. 아래 상태도와 같이 변하는 동기식 카운터를 다음 순서에 따라 D-FF을 이용하여 설계하시오.1) 상태 ... 도 : 0→1→3→0→1→3 - - -2) FF 종류 및 숫자3) Function Table 작성4) 카노프 맵 작성5) 회로 구성과제 3. 아래 상태도와 같이 변하는 동기식 카운터를 다음 순서에 따라 D-FF을 이용하여 설계하시오.1) 상태도 : 0→2→4→1→3 - - -

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino (A Sustainable Method to Study Digital Logic Circuits Hands-on Activity Method Using Arduino)

한국실과교육연구학회 이은상

논문 | 24페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
판매자 표지

Simple CPU design - vhdl, rtl, 이론 설명 등

Lab 11CPU SpecificationsThe CPU must be able to access 32 8-bit words of RAM. The CPU must have an 8-bit Register (A)The CPU may include additional in..

리포트 | 19페이지 | 4,500원 | 등록일 2025.02.03

다운로드 장바구니
판매자 표지

General CPU design 2 - VHDL code & RTL viewer

Lab 10-1주어진 VHDL code(Page 4)를 사용해서 EC-2 microprocessor를 구현하고 “RTL view” 기능을 이용해서 구현된 결과를 분석하라. 해당 code를 분석해서 Control unit의 state diagram을 도출하고 손으로 그..

리포트 | 35페이지 | 4,500원 | 등록일 2025.02.03

다운로드 장바구니
판매자 표지

RAM 기반 Data Processor 구현 레포트 - MUX, AC, MAR등을 구현한 코드 및 설명 레포트

Block diagram.4 bit data.AC (accumulator) & MAR (memory address register) registers.8x4 Asynch RAM.3 bit alu_sel.다음의 동작을 순차적으로 수행하도록 simulation 하고 검증하..

리포트 | 14페이지 | 3,000원 | 등록일 2025.02.03

다운로드 장바구니
판매자 표지

Elementary dedicated microprocessor - CU, DP Design 및 VHDL 코드 설계 레포트

Lab 08-1-다음 페이지에 주어진 code를 이용해서 알고리즘 실행에 필요한 Datapath를 구현하고 간단한 simulation을 통해 검증하라..Variable: i (register 필요).Functional Unit: adder.Line 1 (i=0)과 li..

리포트 | 11페이지 | 3,000원 | 등록일 2025.02.03

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

논리 회로 및 신호선을 연결하기 때문에 동작 속도가 빠르다는 장점이 있으며 ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있 ... 를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
판매자 표지

디지털 회로 응용 - 레지스터

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
판매자 표지

General CPU design 1 - VHDL code & RTL viewer

Lab 09.주어진 VHDL code들을 사용해서 EC-1 microprocessor를 구현하고 “RTL viewer”와 “RTL simulation” 기능을 이용해서 구현된 결과를 분석하라.-You have to only perform “RTL simulation” ..

리포트 | 9페이지 | 4,000원 | 등록일 2025.02.03

다운로드 장바구니
계층적 설계 회로의 실시간 시각적 디버깅 방안연구 (A Study on the Real-Time Visual Debugging of Hierarchically Designed Logic Circuits)

한국소프트웨어감정평가학회 기장근, 권기영

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
판매자 표지

디지털 회로 응용 - 동기식 카운터2

) Function Table 작성4) 카노프 맵 작성5) 회로 구성과제 2. 아래 상태도와 같이 변하는 동기식 카운터를 다음 순서에 따라 JK-FF을 이용하여 설계하시오.1) 상태 ... 도 : 1→2→3→1→2→3 - - -2) FF 종류 및 숫자3) Function Table 작성4) 카노프 맵 작성5) 회로 구성과제 3. 아래 상태도와 같이 변하는 동기식

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
[디지털 시스템 실험] 최종 프로젝트 A+ 소스코드+보고서

Non-Ai HUMAN
| 리포트 | 13페이지 | 5,000원 | 등록일 2022.12.24

다운로드 장바구니

이전10개 89 90 91 92 939495 96 97 98 다음10개

파워링크

신청하기