"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,861-1,880 / 4,742건

디지털 로직 실험 논리게이트

실험 4: 논리게이트1. 실험 목표□ 실험적으로 NAND, NOR, 인버터 게이트의 진리표를 작성.□ NAND, NOR 게이트를 이용한 다른 기본 논리 게이트 구성.□ ANSI ... ), (0, 1), (0, 0)을 입력 했을 때 LED의 동작으로 출력을 쉽게 알아 볼 수 있게 회로도를 구성하였다.실제 실험결과와 시뮬레이션 실험 결과에서 NAND 게이트는 모든 입력 ... 게 알아 볼 수 있게 회로도를 구성하였다.실제 실험결과와 시뮬레이션 실험 결과에서 NOR 게이트는 모든 입력이 0일 때, 1을 출력하고 A, B 입력 중 어느 하나라도 1일 경우 0

리포트 | 11페이지 | 1,000원 | 등록일 2015.07.20

다운로드 장바구니
(예) 6. 데이터시트 해석

디지털 논리 회로 실험예비 레포트(실험6 데이터시트 해석)실험의 목적TTL과 CMOS논리에 대한 정적인 전기적 사양 측정.전압 및 전류 요구 사양과 한계를 포함하는 제조업체 ... 다. 논리 회로에서 잡음 문제를 해결하기 위해 사용되는 한가지 기법은 회로 내 모든IC근처에 있는 전원과 접지 사이에 약 0.1μF정도의 작은 우회 커패시터를 연결 해 주는것이 ... 여유0.4V(OL)maxV(OL)0V실험 순서① 실험 보고서에 있는 데이터 표는 7404인버터에 대해 제조업체가 제공하는 특성들이다. 먼저 그림6-2a의 회로를 연결하고 HIGH

리포트 | 5페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
(예) 7. 부울 법칙과 드모르간의 정리

디지털 논리 회로 실험예비 레포트(실험7 부울 법칙과 드모르간의 정리)실험의 목적? 부울 대수의 여러 법칙들에 대한 실험적 증명.? 부울 법칙 10과 11을 증명하기 위한 회로 ... 설계.? 실험을 통해 3-입력 변수를 갖는 회로를 대한 진리표를 작성하고, 드모르간의 정리를이용하여 대수적으로 등가인지 증명.실험의 개요? 이론 요약부울 대수는 논리적인 관계 ... +Y)'=X'?Y'이러한 드모르간의 정리를‘바를 쪼개고 기호를 맞바꾼다’라는 식으로 알아두면 기억하기 쉬울것이다. 이번 실험에서 구성되는 회로는 CMOS논리를 사용한다. CMOS

리포트 | 4페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
판매자 표지

논리회로보고서 7세그먼트

REPORT━━━━과 목 명논리회로 및 실험분 반2 분반(COM203-02)실 험 날 짜2013. 06. 04담 당 교 수도재수 교수님소 속컴퓨터멀티미디어 학부학 번성 명제 출 ... 은 공부가 되었던 것 같다.전체적인 실험에 대한 고찰2009211711 김 명준논리회로 마지막 실험으로 7 - 세그먼트 디코딩에 대해서 실험을 하였다. 교수님이 과제로 내주신 문제 ... 일2013. 06. 05동국대학교Dongguk university. since 1906목 차실험 : 과제02-03 회로도를 설계하여라.7-세그먼트를 이용해 과제 02-03과 같이

리포트 | 7페이지 | 1,500원 | 등록일 2015.11.12

다운로드 장바구니
[대충] 예비 일반논리게이트응용

디지털공학실험(예비보고서)실험 : 일반 논리 게이트 응용1. 실험 목적논리회로의 기본이 되는 게이트들의 기본논리와 동작원리를 이해한다. 논리게이트를 이용하여 논리식을 구현 ... 하고 동작을 확인한다.2. 실험 이론①OR 게이트두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트로서 논리합을 나타낸다. 입력 신호 중에 ‘H’인 신호가 하나라도 있 ... 으면, 출력 신호는 ‘H’가 된다.②AND 게이트두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트로서 논리곱을 나타낸다. 입력 신호 중에 ‘L’인 입력 신호가 하나

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
판매자 표지

드모르간의 정리 실험 보고서

드모르간의 정리 실험 보고서1. 기본이론- 드모르간의 정리(1){bar{A+B}} `=` {bar{A}} BULLET {bar{B}} (2){bar{{A BULLET B ... }} `= {bar{A}} + {bar{B}}→ 집합에서처럼 드모르간의 정리(De Morgan’s theorem)도 성립한다.(회로를 대체할 수 있는 특징을 가지게 된다)- 드모르간 정리 ... 의 논리식 표현ⅰ. NOR 논리식을 드모르간의 정리로 풀이(a) 논리식(b) 논리 등가회로ⅱ. NAND 논리식을 드모르간의 정리로 풀이(a) 논리식(b) 논리 등가회로실 험 주 제

리포트 | 9페이지 | 1,000원 | 등록일 2016.05.02

다운로드 장바구니
(예) 5. 추가논리게이트

디지털 논리 회로 실험예비 레포트(실험5 추가 논리게이트)실험의 목적? 실험을 통해 OR과 XOR의 진리표 결정? 펄스파형을 이용하여 OR와 XOR논리게이트 테스트? OR ... 와 XOR게이트를 사용하여 4비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성? 모의실험용 결함에 대한 보수 회로의 고장 진단실험의 개요? 이론 요약OR과 XOR게이트 ... )가 측정된다.? 4조 2입력 XOR게이트 실험? 두 입력이 같을 때 약 0V의 전압(LOW)가 측정되고 다른 경우에는 약 5V의전압(HIGH)가 측정된다.? 위 그림과 같은 회로에서 S

리포트 | 5페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
경북대학교 전자공학실험1 올A+ 결과보고서 4장

실험4장. 논리게이트의 특성 및 연산회로1. 실험목적-논리게이트 입출력의 전기적 특성을 실험을 통해 알아보고 논리식을 조합 논리회로로 구현하고 실험을 통해 진리표를 얻어보자.2 ... 의 결과로 논리게이트의 물리적 특성을 확인할 수 있었다. 전류방향이 반대라 계산 전류치는 모두 음수가 나왔다.실험 4 게이트 특성[그림 4.13]회로를 구성하고 가변 저항을 변화 ... ≒ 3.5V‘ 를 만족하여야 출력이 low 이다.실험 7 논리회로 구성 및 진리표[그림 4.17]과 [그림 4.18]의 두 조합 논리 회로를 구성하고 실험을 통하여 진리표를 작성하라

리포트 | 22페이지 | 3,000원 | 등록일 2015.11.03 | 수정일 2022.03.28

다운로드 장바구니
(예) 12. 멀티플렉서를 이용한 조합 논리

디지털 논리 회로 실험예비 레포트(실험12 멀티플렉서를 이용한 조합논리)실험의 목적? 멀티플렉서를 사용하여 비교기와 패리티 발생기 구성 및 회로 테스트.? N-입력 멀티플렉서 ... 를 사용하여 2N개의 입력을 갖는 진리표 구현.? 테스트 회로에서 모의실험 결함의 고장 진단.실험의 개요? 이론 요약멀티플렉서 혹은 데이터 선택기는 여러 입력 중의 하나를 한 개 ... 하여라. 회로를 구성하고 모든 가능한 입력을 점검하여 회로를 테스트하라.실험의 예상 결과입력출력데이터 신호로의 연결A2A1B2B1X00001B1

리포트 | 5페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
(예) 1.실험기기 사용법

디지털 논리 회로 실험예비 레포트(실험1 실험기기 사용법)실험의 목적? 디지털 멀티미터(Digital Multimeter, DMM)를 이용하여 전원 장치로부터 특정 직류 전압측정 ... ? 오실로스코프를 사용하여 회로 전압과 주파수 측정? 특정 주파수의 트랜지스터-트랜지스터 논리(TTL) 펄스를 얻기 위한 함수 발생기 설정.오실로스코프를 사용하여 펄스 진폭과 주파 ... 수 측정.? 브레드보드 디지털 발진(Oscillator) 회로 구성과 오실로스코프를 사용하여 여러 가지파라미터 측정.실험의 개요? 디지털 멀티미터를 이용한 DC전압 측정? 실험실

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
(예) 13.디멀티플렉서를 이용한 조합 논리

디지털 논리 회로 실험예비 레포트(실험13 디멀티플렉서를 이용한 조합논리)실험의 목적? 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계? 오실로스코프를 이용하여 카운터 ... '에서 S4'까지)은 액티브-LOW(0)이고, 신호등을 모의실험 하는 LED를 구동하기 위해 출력 논리도 액티브-LOW(0) 이어야한다. 이 점을 제외호고 회로 동작은 동일하다.? 실험 ... 순서이번 실험에서의 회로는‘이론요약’에서 설명한 바와 같이 교통 신호 제어 시스템의네가지 상태와 신호등 출력 논리에 대한 상태 디코더 이다. 주도로와 부도로에는 적색,황색, 녹색

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(1)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(1)◆실험가. 4비트 이진 리플 카운터를 구성하고 다음의 표를 완성하라.클럭출력십진수(DSTM1)Q3Q2Q1Q00 ... 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 CP를 입력하지 않은 상태에서 not(PR) = H, not(CLR) = L을 입력 ... HHHH15위의 사진에서의 구성한 회로는 왼쪽의 회로 그림과 동일합니다.사진에서처럼 실제 구성한 회로에서는 최초CLK CP에 따라 변하는 결과값 Q0, Q1, Q2, Q3를 바로바로

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과 ... 분석한다.5. 예상 결과이 실험은 TTL을 이용한 논리회로를 실제 구현해보는 실험으로 0과 1을 입력하여 각각의 TTL종류에 따라 변하는 출력값을 확인할 수 있을 것이다. 저항 ... 되었다. TTL 게이트 안에는 총 네 개의 논리회가 들어있고 실습2,3 실험은 입력이 두개, 출력이 한 개이면 되는 실험이었기에 각각 1,2번을 입력으로 3번을 출력으로 하여 회로를 큰

리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니
[대충] 예비 순차논리회로 설계 및 구현(1)

디지털공학실험(예비보고서)실험 : 순차논리회로 설계 및 구현(1)1. 실험 목적가. 4상태를 가진 상태도(state diagram)를 회로로 구현하고 동작을 확인한다.나. T ... 수최대 클럭 주파수는 회로(주로 플립플롭)가 정상적으로 동작할 수 있는 클럭의 최대 주파 수를 말한다.3. 예비보고 사항①이 장의 실험 목적에 대해서 스스로 생각해 보고 기술하라 ... .이 장의 실험 목적은 앞서 실험목적에 나와 있듯이 상태도를 이해하여 회로를 구현하는 것이며, T-플립플롭을 이용하여 리플 카운터를 설계하는 것입니다. 여기에 추가적으로 최대동작주파

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(2)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(2)◆실험가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.클럭수Q3Q2Q1Q0십진수 ... = Q3 = L 임을 바로 알 수 있습니다.◆검토 및 고찰이번 실험에서는 4비트 동기식 상향 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 ... 1415HHHH1516LLLL017LLLH118LLHL2위의 사진에서의 구성한 회로는 교재의 회로 [그림8-9]과 동일합니다.다만 사진에서처럼 실제 구성한 회로에서는 결과 값 Q0

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
논리설계및실험텀프로젝트 전자시계 제안서

002분반(화요일)논리회로 설계 및 실험23조 Term Project 제안서 (전자시계)Dept. of Computer Science & Engineering/Pusan ... , 추진 일정과 방법 등을 설명해둔 문서이다.목표FPGA BOARD와 FLOWRIAN을 이용한 논리 회로(디지털 시스템) 설계FLIP-FLOP과 REGISTER등을 이용하여 전자시계 ... 시계버튼이 입력될 때 마다 위의 동기식 카운터 회로를 응용하여 최대 3개의 다른 나라의 시간이 표시 되도록 한다.세계 시간은 현재 시간에서 특정 나라의 시차만큼을 더하고 뺀 값

리포트 | 6페이지 | 2,000원 | 등록일 2016.11.28

다운로드 장바구니
디지털논리회로 FINAL PROJECT - 공중전화

FINAL PROJECT실험(1) : 디지털 논리회로수업 : 수요일 1,2,3,4교시교수 : 오이석 교수님, 김준식 조교님소속 : 공과대학 전자전기공학부학번,이름 : B ... 015238 황선종 (4조)제출일자: 2013년 6월 21일1. Project의 목적칩의 기능과 논리구조의 이해하고,지금까지 학습한 내용들을 복합하여 하나의 작품에 응용 및 구현.2. 사용 ... 된 회로이름구성데이터시트역할7404NOT과제(1)의 동전 투입기 안에 있는 74192의 CLR에 전원에 반대되는 신호를 입력하게 함 (전원 0→1 일 때,CLR 1→0) 등

리포트 | 10페이지 | 1,500원 | 등록일 2014.05.15 | 수정일 2014.06.03

다운로드 장바구니
플립플롭 실험 예비보고서

실험 예비보고서- 플립플롭(Flip-Flop) -1. 실험 이론플립플롭이란?플립플롭이란 1비트를 기억하는 논리소자이다. 특정 상태를 유지해준다. 두 개의 안정상태(0,1)중 하나 ... 는 보존해준다. 컴퓨터의 주기억장치나 CPU 캐시, 레지스터를 구성하는 기본 회로중 하나이다. 간단히 요약하자면 우리가 흔히 쓰는 메모리를 구성하는 기본 회로이다.(1) RS 플립 ... 았지만 JK 플립플롭에서는 허용한 회로이다. J=S, K=R 이라고 보면 된다. JK플립플롭은 입력이 J와 Q 그리고 클럭의 3가지가 NAND 게이트에 입력된다.

리포트 | 4페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 로, 논리 게이트(AND, OR, NOT)로만 구성되면 플립플롭과 같은 기억소자는 포함되지 않는 회로를 뜻한다. 오늘 실험할 Encoder/Decoder, Mux/Demux 또한 조합논리 ... 더의 진리표와 논리회로이다.4:2 Encoder의 Karnaugh Map을 이용한 최적화하면 다음과 같다.Y=D2+D3 X=D2+D3D1D301001110D1D301001110

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
[대충] 예비 가산기와 ALU 그리고 조합논리회로 응용

디지털공학실험(예비보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용1. 실험 목적반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.상용 ... 할 수 있다.●74181 ALU의 동작74181은 산술 및 논리연산기능을 하나의 칩 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 ‘H’일 경우 논리연산을 수행 ... ALU의 기능을 이해하고, 4비트 ALU를 이용하여 두 수의 가감산을 실험해 동작과 응용 원리를 확인한다.2. 실험 이론①반가산기1비트의 이진수로 표시된 두 수를 합하여 그 결과

리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니

이전10개 89 90 91 92 939495 96 97 98 다음10개

파워링크

신청하기