"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,801-1,820 / 4,741건

판매자 표지

[전자회로실험] cds센서를 이용한 주차관리 프로젝트 결과보고서

2019 전자회로실험프로젝트 결과보고서분반 : 반조- 목 차 -1. 주제선정 및 동기2. 프로젝트 목적3. 시스템 개요4. 시스템 상세기술1) Pspice 시뮬레이션 회로도 ... 지 않았는지 확인할 수 있는 방법을 떠올리게 되었다. 전자회로 수업 및 실험에서 학습한 내용을 바탕으로 관련한 회로나 소자 등 자료를 찾아보며 실제로 응용할 수 있을 것이라고 판단 ... 하였다.2. 프로젝트 목적- 한 학기동안 전자회로의 이론에 대한 학습과 수행했던 실험들을 바탕으로 이를 응용하여 실제 회로를 구성하는 것을 가장 중요한 목적으로 두었다. 또한 실생활

리포트 | 11페이지 | 1,500원 | 등록일 2019.12.03

다운로드 장바구니
충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

연산회로 시뮬레이션 : 논리 연산회로의 동작 확신을 위하여 논리 연산회로 시뮬레이션을한다. 시뮬레이션은 MyCAD를 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록 ... 하고 시뮬레이션한다.◆ 이 론(1) ALU의 기능과 구조 : ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 과 같이 가산, 감산, 증가, 감소 등의 8가지 기능 ... 1010D = A + 1Increament A1101D = A - 1Drecrement A1111D = ATransfer A 1비트 산술 연산회로의 기능논리 연산은 선택단자 S1과 S

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
디지털공학실험 (JK플립플롭 및 비동기식카운터)

를 Breadboard에 구성한다.2. 관련 이론(1) 클록- 클록이란?: 논리회로를 사용한 연산을 시간적으로 양자화하기 위한 신호이다. 논리소자의 동작속도는 무한대가 아니라 그들을 조합한 논리회로 ... 1로 한다.5) T 플립플롭을 사용하는 경우 T 입력을 논리 1로 하여 토글 상태가 되게 한다.- 4비트 비동기식 상향 카운터 논리회로도- 4비트 비동기식 하향 카운터 논리회로도 ... 7476 = JK플립플롭 2개가 들어가 있는 구성※ 내부 회로도를 숙지하여 입출력 방향을 확실하게 알아두어야 한다.3. 실험 과정(1) 실험장비- IC 7400, 7402, 7411

리포트 | 11페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
비동기식 모듈러스 카운터 실험레포트

동작-원샷 회로가 불필요3. 실험[기초실험1] 비동기식 직접 동작형 모듈러스 10 카운터를 설계하고 실험을 통하여 그 결과를 확인하시오.① 입·출력 정의입력 : CLK 출력 ... 므로 8의 경우만 구분하면 된다. B와 C의 출력 값이 동시에 “1”로 되는 경우가 되며 (B ? C)의 논리로 J의 입력에 연결하면 된다.⑦7476을 이용한 회로도 구성⑧진리표입 ... 어야 하므로 이를 구분할 수 있는 신호는 C의 출력이 된다.⑥7476으로 구성한 회로도⑦타이밍도4.실험사진[응용실험 1][기초실험 1]5.고찰이번 실험은 비동기식 모듈러스 카운터

리포트 | 8페이지 | 1,000원 | 등록일 2019.06.09

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

로 바뀌게 된다. 다음 그림은 이 J-K 플립플롭을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 J-K 플립플롭이 사용된 카운터로 3비트 2진 카운터라고 한다.Q0 ... 플립플롭에 연결되는 클럭은 외부의 입력이며, 위에서 사용한 플립플롭은 클럭의 Falling Edge( High에서 Low로 바뀌는 순간 )에 동작한다. 위의 논리 회로의 결과 ... 것을 의미한다. Q1과 Q2의 결과도 전 플립플롭의 1/2 주파수를 갖는 파형이 발생하는 것을 알 수 있다.위의 논리 회로는 주파수 분할 기능뿐만 아니라 2진 카운터로도 동작

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
논리게이트 결과

는지 자세히 기술하시오.이번 실험에서는 디지털회로 시간에 배운 논리게이트들을 회로에 결선을 하고 전원을 인가하여 입출력 전압을 측정하고 확인하였다. 칩의 접지 핀이 반드시 전원공급기 ... 게 되었고 TTL 논리 게이트의 문턱전압에 대해 알게 되었다.5.고찰이번 실험은 디지털회로를 구성하는 가장 기본적인 요소 ‘논리게이트’에 대해 실험하였다. 논리 게이트의 동작 방법 ... REPORT결과보고서1. 실험제목논리게이트2. 실험결과ANDORNOT입력1(V)입력2(V)출력(V)입력1(V)입력2(V)출력(V)입력1(V)출력(V)000.03000.0604

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.23

다운로드 장바구니
(예) 17. 비안정 멀티바이브레이터

디지털 논리 회로 실험예비 레포트실험17 비안정 멀티바이브레이터실험17. 비안정 멀티바이브레이터실험의 목적? 특정 펄스와 트리거 모드 발생을 위한 74121원 숏 구성과 트리거 ... 논리 지정.? 비안정 멀티바이브레이터로 구성된 555타이머의 주파수 및 듀티 사이클 측정.? 비안정 멀티바이브레이터로 구성된 555타이머 구성 및 설계 테스트실험의 개요? 이론 ... 다.? 실험 순서비안정 멀티바이브레이터로서의 555타이머⑥ 많은 회로에서 요구되는 사항 중 하나가 디지털 시스템의 여러 회로 요소를 동기화 하는데 사용되는 일련의 펄스인 클럭이

리포트 | 4페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
플립플롭 예비보고서

1. 실험 제목논리순서회로 : 플립플롭2. 실험 목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 ... 와 의 논리상태를 측정하여 표 7(a)에 기록한다.(11) 회로도 (i) 대신 7476 JK플립플롭을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다.참고문헌디지털공학실험 ... 이해를 도모하도록 한다.3. 관련이론순서논리회로를 구성하는 기본소자는 플립플롭이다. 플립플롭은 bistable multivibrator 일컫는 것으로 0과 1, 두 개의 안정

리포트 | 10페이지 | 1,000원 | 등록일 2018.03.18

다운로드 장바구니
판매자 표지

디지털회로 예비 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]

디지털 회로 실험 예비 보고서 #2실험 2. 부울대수(Boolean Algebra)와 조합 논리 회로과 목담당교수제 출 일분반/조학 번이 름1. 실험 목표- 부울 대수를 이용 ... 하여 회로를 간략화 할 수 있다.- 진리표를 사용하여 모든 입력에 대한 출력을 표로 나타낼 수 있다.- Universal Gate인 NAND와 NOR에 대해 알아본다.2. 실험 준비물 ... 울 상수 0과 1을 조합하여 이 루는 논리를 말한다. 기본적인 논리회로 0과 1을 조합하여 만든 회로를 조합논리회로라 한다. 또한 이 회로를 입력변수와 출력변수간의 관계를 나타내는 식

리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12 | 수정일 2018.06.18

다운로드 장바구니
논리게이트 예비

REPORT예비보고서실험 목적논리 게이트의 동작 방법을 알아본다.TTL 논리 게이트의 문턱 전압에 대해 알아본다.기초 이론논리 게이트(Logic gate)컴퓨터 회로를 설계 ... 참고문헌-디지털회로실험/홍릉과학출판사/김성운∙이원창/1~6p.-디지털논리와 컴퓨터설계/퍼스트북/Morris R. Mano Charles R. Kime Tom Martin /02조합 ... 하는 데 있어서 입력과 출력은 논리 회로의 게이트들을 상호 연결함으로써 구성할 수 있다. 논리 회로란 부울 대수의 기본 연산을 실행하기 위한 회로로서 ‘논리 게이트’라고도 한다. 논리

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.23

다운로드 장바구니
기본 논리게이트를 이용한

.● 실험결과① 기본논리게이트를 사용해 XOR게이트 만들기(X= A OPLUSB = A BARB + BARA B)ABF001101010110? 회로 및 결과- A와 B의 입력값이 같 ... 기본 논리게이트를 이용한 XOR, XNOR 게이트와 비트비교기 실험학 번 :학 과 :성 명 :● 실험 목적- 기본 논리 게이트를 이용하여 XOR, XNOR 게이트를 만들어보 ... 고 결과값이 같은지 비교 하고 원리를 이해한다.● 실험 구성- NOT Gate, AND Gate, OR Gate를 이용하여 XOR Gate와 같은 출력회로 만든 실험.- NOT Gate

리포트 | 7페이지 | 1,000원 | 등록일 2017.06.07

다운로드 장바구니
판매자 표지

<A+> 가산기 감산기 실험보고서 (예비, 결과)

예비 보고서(7주차)학 번 : 12142046이 름 : 박재용제출일 : 2017. 10. 06실험 제목 : 가산기·감산기 회로 실험실험 목적실험 목적반가산기와 전가산기의 논리 ... 와 회로를 이해한다.반감산기와 전감산기의 논리와 회로를 이해한다.가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.실험 이론 :반가산기2개의 input을 받아 2개 ... 라고 한다.전감산기의 진리표와 그를 바탕으로 한 회로, 논리식은 다음과 같다.표 4. 전감산기의 진리표그림 4. 전감산기 회로수식 4. 전감산기의 논리식실험 방법그림과 같이 논리

리포트 | 15페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
실험 2. CMOS 회로의 전기적 특성 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 25일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... : 김경수 김지승실험 2. CMOS 회로의 전기적 특성1. 실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템 ... 의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.2.이론조사가산기가산기는 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 이진화 십진법, 3

리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
NOT 게이트실험

기본 논리게이트(74HC04 NOT 게이트) 실험학 번 :학 과 :성 명 :● 실험 목적- 디지털 시스템은 “1” 과 “0” 두 가지 상태만을 가지는 소자들로 구성되며, 이 ... 들의 논리연 산에는 부울 대수가 사용된다. 부울 대수(*)의 함수를 논리함수라고 부르고, 논리함수를 실 현하는 전기적 스위칭 회로를 논리회로라 하며, 이중 기본이 되는 간단한 것을 논리 ... 게이트 또는 단순히 게이트라 한다. 게이트는 NOT, AND, OR, NAND, XOR 등이 있다.- 이번 실험은 기본논리게이트인 NOT, AND, OR, NAND, NOR

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.07

다운로드 장바구니
경북대 기초전기전자실험 A+ PLC제어

에서는 논리 회로도 외에 제어 알고리즘을 순서도나 블록도와 같이 표현하는 것이 유리하다. PLC는 프로세스 제어의 목적에도 널리 사용되므로 이를 지원하는 언어가 필요한데, FBD ... PLC 제어1. 실험 목적CNC(Computer Numerical Control)와 PLC(Programmable Logic Controller)의 구조를 이해하고 CNC로 형상 ... 화하고 기본적인 시퀀스 제어 기능에 수치 연산 기능을 추가하여 프로그램 제어가 가능하도록 한 자율성이 높은 제어 장치이다.3. 실험 순서1. RS-232 케이블을 컴퓨터와 PLC에 연결

리포트 | 10페이지 | 3,000원 | 등록일 2019.09.15

다운로드 장바구니
불대수법칙

기본 논리회로 OR, AND Gate를 이용한 불 대수 법칙학 번 :학 과 :성 명 :● 실험 목적- 기본논리 게이트 중 OR, AND Gate를 이용하여 논리실험 장치 ... 나 브레드보드를 이용하여 논리 회로를 꾸민다.- OR, AND Gate의 IC를 이용 하여 분배법칙과 흡수법칙에 해당하는 논리 회로를 꾸미고 이론을 이해한다.● 실험 구성- OR Gate ... 는 GND에 연결하였다.- 두 번째 분배법칙 실험은 7408과 7432 IC를 하나씩 사용하였고, AND Gate 2개, OR Gate 1개를 사용하여 회로를 구성하였다. 입력이 3개인

리포트 | 5페이지 | 1,000원 | 등록일 2017.06.07

다운로드 장바구니
실험5. Decoder & Encoder 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 10월 16일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... . 실험 이론1)Decoder위는 2x4의 디코더의 진리표, 블록도, 회로도이다.디코더는 n개의 입력을 정수로 나타냈을 때 그 정수값에 대응하는 유일한 출력들이 존재하는 것이다. 예 ... 는 기본적으로 디코더와 반대의 기능을 하는 조합 논리회로이다. input에서 10진수 혹은 8진수를 받아 output에서 2진수나 BCD와 같은 코드로 변환해준다. 2n개의 입력

리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
실험 1. Basic Gates 예비보고서

하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 11일과목명: 논리 회로 실험교수명: 이해영 교수학 번: 201320767 201520735성 명 ... 모르간(De Morgan)의 법칙을 이해한다.2. 실험 이론2-1논리 게이트출처 : 위키피디아NOT gate : Inverter의 기능으로 출력을 반전시킨다.AND gate : 입력 ... 나서 사용할 수 없는 칩이다.4. 실험 과정 및 예상 결과실험1)? 3-input AND gate 구성한다.위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라

리포트 | 12페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니
디지털설계

디지털설계 실험 보고서 7조합논리회로 간략화이름 : 진희재학번 : 1390054*Y=bar{A}BC bar{D}+bar{B}CD+bar{A}BCD+bar{A}B bar{C} ... +ABCD part 1:1.Quartus Ⅱ의 block editor를 이용하여 위에 제시된 논리식의 회로를 입력하라.2.시뮬레이션(functional simulation)을 통하 ... 여 회로의 진리표를 구하여라.part 2:1.위 식을 카르노맵을 이용하여 곱의합(SOP) 형식으로 간략화하라.CDbar{C} DC bar{D}bar{C} bar{D}AB1000bar{A

리포트 | 3페이지 | 1,000원 | 등록일 2017.05.14

다운로드 장바구니

이전10개 86 87 88 89 909192 93 94 95 다음10개

파워링크

신청하기