"Digital Logic Circuit Simulator"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

d플립플롭cadenc 기초 전자 실험 FPGA 전전설3 12주차 전전설2 Lab03 디지털논리회로 전전설3 RC pspice 모듈형 10진 카운터 100진

판매자 표지는 다운로드시 포함되지 않습니다.

"Digital Logic Circuit Simulator" 검색결과 141-160 / 589건

수용가 대응용 태양광 ESS 피크컷(Peak-cut) 시뮬레이션 모델 (Solar ESS Peak-cut Simulation Model for Customer)

February, which has the largest amount of power usage, and applied charge / discharge logic. Simulation ... 하여 Charge/Discharge Logic을 적용했다. 본 논문에서 제시한 충전/방전 로직에 따른 시뮬레이션 결과, ESS Peak-cut 서비스 이후의 최대수요전력이 감소 ... contribute to the improvement of the electric quality and stabilization of the power supply system. 한국디지털정책학회 디지털융복합연구 박성현, 이기현, 정명석, 채우리, 이주연

논문 | 8페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19

다운로드
회전된 셀을 이용한 QCA 유니버셜 게이트 기반의 XOR 게이트 설계 (Design of XOR Gate Based on QCA Universal Gate Using Rotated Cell)

technology for implementing various computation, high performance, and low power consumption digital ... circuits at nano scale. In this paper, we propose a new universal gate in QCA. By using the universal ... used to construct all other basic logic gates. Meanwhile, the proposed universal gate is designed

논문 | 10페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
디지털논리회로실험(Verilog HDL) - Numbers and Displays

onHEX3,HEX2,HEX1, andHEX0, respectively. Your Circuit should be able to display the digits from 0 to 9 ... design a circuit that converts a four-bit binary numberV`=`v3v2v1v0 into its two-digit decimal ... LAB03: Numbers and Displays1. 관련이론? Multiple-Output Circuits- Many circuits have more than one

리포트 | 11페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
순서적 역방향 상태천이 제어에 의한 역추적 비터비 디코더 (Trace-Back Viterbi Decoder with Sequential State Transition Control)

implementation of the peripheral logic circuit for the control of memory access is not required, and memory ... 의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있 ... digital communication such as intersymbol interference removing and channel equalization. In order

논문 | 12페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
디지털시스템실험 2주차 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... Programmable Gate Array)FPGA는 1985년 미국 Xilinx사에서 최초로 개발된 PLD(Programmabe Logic Device)로써 디바이스 주변에 입출력 ... 용 I/O블록이 있고 내부에 소형 Logic Cell이 매트릭스 모양으로 배열되고 Logic Cell간에 배선영역이 있다. 구조적으로 Gate Array형태를 이루고 있고 이용자

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
9주차 예비보고서 - 디지털 시스템 설계 및 실험

은 다음과 같은 회로 구성을 통해 구현할 수 있다.A-2 Logic Circuit- Logic Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라 ... AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음은 Logic Circuit의 진리표와 구성도를 나타낸다.5. Control Word- Data Path ... 은 Arithmetic Circuit, Logic Circuit으로 구성된다.- A Data, B Data, {Cin, S2, S1, S0}의 4bit 입력에 따라 4bit의 연산

리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
verilog-디지털시계(Digital watch)A+자료 코드및 레포트

목표: Verilog HDL을 이용하여 디지털 시계를 설계 한다.내용: 교재를 참고하여 디지털 시계를 완성 한다.- MSL (Master Selection Logic) 설계 ... - DCL (Digital Clock Logic) 설계 - TL (Timer Logic) 설계- AL (Alarm Logic) 설계- 7-Segment 출력 설계- 부가적인 기능 ... 하여 Simulation 결과 작성 - 동일한 Code 일 경우 전부 0점 처리 - 각각의 기능을 이해하고 본인이 설계 한 방법 설명 및 Simulation 결과로 검증 ‘Ex) 위의 Simulation 결과로 확인’ 이라고 설명하면 ‘0’점 처리

리포트 | 59페이지 | 9,000원 | 등록일 2019.08.24 | 수정일 2023.11.02

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Characters and Displays

0. You are to write a Verilog module that implements logic functions that represent circuits needed ... LAB02: Characters and Displays1.관련이론(Decoder)? Decoder : Popular combinational logic building block ... , in addition to logic gates- Converts input binary number to one high output# 2-input decoder

리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
방통대 ) 디지털논리회로 대체과제물

※ 표지는 A4용지 사용디지털 시스템의 설계단계는 어떻게 구분되며, 각 단계에서 수행하는 일은 무엇인지 설명하시오.크게 회로 설계(circuit design)단계, 논리 설계 ... 『온라인 제출용 출석수업대체과제물 표지』2020 학년도 ( 1 )학기 출석수업대체과제물교과목명 : 디지털논리회로학 번 :성 명 :연 락 처 ... :__________________________________________________________________________________○ 과 제 명 : 디지털논리회로 출석 대체 과제- 이하 과제 작성

방송통신대 | 7페이지 | 5,000원 | 등록일 2020.05.18 | 수정일 2020.06.13

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

.24학번이름Professor조교IntroduceObjectUnderstand Combination Logic Circuit containing Flip-flop, and ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... program this circuit with Verilog.Background KnowledgesFlip-flopFlip-flop is a circuit that has two stable

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
비즈니스커뮤니케이션 중간고사 보고서 및 과제 자료

Circuit Engineer (especially logic design)3) 42 milllion won - 47 milllion won - 52 milllion won -5 ... Dear Ms.:Thank you for recruiting me. I'm really happy to join this team as circuit engineer.I ... time for negotiate our salary.I can improve NPU circuit and design new memory circuit in 3 years

리포트 | 14페이지 | 1,000원 | 등록일 2020.03.12 | 수정일 2020.03.16

다운로드 장바구니
[컴퓨터과학과] 2019년 1학기 디지털논리회로 출석수업대체시험 핵심체크

시스템의 설계 및 논리회로(1) 디지털 시스템의 설계① 회로설계(circuit design) 단계: 능동소자와 수동소자를 연결시키는 단계② 논리설계(logic design) 단계: 논리회로를 만들기 위해 논리소자들을 연결시키는 단계- 중략 - ... 제1장 컴퓨터와 디지털 논리회로1. 디지털 시스템 1) 시스템의 정의(1) 검은 상자형 시스템① 입력과 출력을 갖는 검은상자로 표현② 시스템의 입력과 출력에만 관심을 갖 ... 고 시스템을 고려(2) 구성요소 집합으로서 시스템① 검은 상자 내부에 관해 규정② 시스템에 부여된 목적을 달성하기 위해 상호작용하는 구성요소들의 집합2) 아날로그와 디지털(1) 데이터

방송통신대 | 29페이지 | 5,500원 | 등록일 2019.05.12

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

1.관련이론?Sequential Circuit-Output depends not just on present inputs (as in combinational circuit ... ), but on past sequence of inputs?SR Latch-Does the circuit to the right, with cross-coupled.NOR gated ... , do what we want?-How did someone come up with that circuit?Maybe just trail and error, a bit of

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목7-segment실험목표1. 4bit binary 를 8 ... bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment ... );Dflipflop dff3(clk,Q2,Q3,NQ3);Dflipflop dff4(clk,Q3,Q4,NQ4);endmodule7. Simulation Result

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
PSpice를 이용한 회로 시뮬레이션

는 Spice(Simulation Program with Integrated Circuit Emphasis) 프로그램을 개량 한 것으로, Professional Spice를 줄여서 ... (Simulation)으로 동작을 검증하고, 시제품을 제작하는 등의 단계를 거 치면서 설계가 이루어진다. 전자회로 시뮬레이션에 가장 많이 사용되는 프로그램은 PSpice다. PSpice ... PSpice라 한다. PSpice의 바탕이 되는 Spice는 1972년 미국 캘리포니아대학교 버클리 캠퍼스에서 아날로그 및 디지털 회로의 시뮬레이션을 위해 개발된 프로그램이다. Spice

리포트 | 22페이지 | 3,000원 | 등록일 2019.10.01

다운로드 장바구니
고려대 디지털시스템실험 (10주차 SImple Computer - Data Path)

, S0, A, B}의 입력을 통해 8가지의 산술 연산을 수행한다.- Arithmetic Circuit은 다음과 같은 회로 구성을 통해 구현할 수 있다.A-2 Logic Circuit ... - Logic Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라 AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음 ... 은 Logic Circuit의 진리표와 구성도를 나타낸다.5. Control Word- Data Path를 통해 Microoperation의 수행을 정의하고 제어하기 위한 입력

리포트 | 10페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
연세대 전기전자 기초실험 chapter. 7 (2017년판) 예렙+결렙

to design a desired logic circuit by drawing a digital circuit diagram and connecting the ... Experiment ResultIn this experiment, we implemented the digital circuit in two ways. First, we ... implemented 6 basic gates (AND, OR, NOT, NAND, NOR, XOR) through logic gate circuit design. It was a way

리포트 | 5페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Adders

circuit that adds two BCD digits. The inputs to the circuit are BCD numbers A and B, plus a carry-in ... : ...⑵ Big truth table with numerous 1s/0s yields big logic-Plot shows number of transistors for N-bit ... an 2B) Implement as circuit4) Carry-Ripple Adder⑴ Using half-adder and full-adders, we can build

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
전기전자기초실험 Flip-flop and Counter Design 결과레포트 (영어)

machines from electronic logic. The flip-flops remember the machine's previous state, and digital logic ... ; //maintain both valuesendendendmodule2) Simulation wave formThe input J means SET. ( 1 ->0 )The ... ) Verilog HDL source code2) Simulation wave formDCBAState00

리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
VHDL에 의한 논리 시스템 해석 및 설계

imulation하여 동작을 확인 할 수 있을 것.다. Logic system용 소프트 웨어를 사용하여 그 언어를 사용하여 표현된 것을 논리회로로 변환 할 수 있을 것. 그 언어 ... 로 표현된 것이 ‘예상되는 동작은 어떤것인가’ 하는 문서 기록으로 사용할 수 있을 것이다.디지털회로 설계 방법은 다음과 같이 진화하였다.1970년대 - 수작업. CAD (Computer ... - CAE (Computer Aided Engineering : CAD에 수치 계산을 첨가한 설계). Gate Level design : Schematic capture 와 Logic

리포트 | 38페이지 | 5,000원 | 등록일 2017.12.30

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기