"Digital Logic Circuit Simulator"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

d플립플롭cadenc 기초 전자 실험 FPGA 전전설3 12주차 전전설2 Lab03 디지털논리회로 전전설3 RC pspice 모듈형 10진 카운터 100진

판매자 표지는 다운로드시 포함되지 않습니다.

"Digital Logic Circuit Simulator" 검색결과 81-100 / 589건

판매자 표지

디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2

했다. 대체적으로 이론값과 비슷하게 나왔다.실험 2) 다음 진리표로 Logic Equation을 만든 뒤, Logic Circuit을 만들고 시뮬레이션을 하시오.ABCY ... 디지털회로실험및설계 결과 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 회로도, 이론값, 실험결과실험 1) 다음 회로 ... 은 자연적인 현상을 인간이 임의적인 수로 나타낸 것이라는 것이다. 물론, 우연치 않게 소수점 한자리 수준으로 딱딱 떨어지는 전류의 값도 측정 되겠지만 대부분 디지털 멀티미터에 측정

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
판매자 표지

[전자공학응용실험] 차동 증폭기 심화 실험 예비레포트

. Equipment and instrumentsDC Power supply Resistor Digital multimeterFunction generator Oscilloscope 2N ... 의 크기를 바꾸며 전압이득을 측정하고 CMRR을 구한다.5. References단계별로 배우는 전자회로실험Microelectric_circuit.sedra/smith6 ... . Preliminary report question & Simulation results based on PSpice(1) 20V/V 이상의 차동 전압 이득 Ad와 200이상의 CMRR특성

리포트 | 5페이지 | 2,500원 | 등록일 2022.12.19

다운로드 장바구니
반도체회사 직무 소개 (삼성)

Digital/Analog 회로설계 - 제품개발 - 설계 회로검증 - Layout 설계 - 설계 제품 평가 및 최적화파운드리사업부, 회로설계, 경기도화성시스템 반도체에 필요한 다양 ... 한 Analog/Digital IP 회로를 설계 및 검증하고, 파운드리 고객에게 최적의 설계 솔루션을 제공하는 직무반도체 Analog IP 개발 - 반도체 Digital IP 개발 ... 를 개발하는 직무Process Integration - 소자개발(Device/SRAM) - Logic 제품을 위한 최신 공정 설계 - LSI 제품을 위한 특화 공정 설계3. 반도체

자기소개서 | 10페이지 | 3,000원 | 등록일 2021.01.27

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

Multivibrator)라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다.- 플립플롭은 대표적인 순서 논리회로(Sequential Logic CIrcuit)이다. 순서 논리 ... 디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성 ... 이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터(Bistable

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
컴퓨터과학개론 , 다음 8문제 중에서 반드시 5개만을 선택해서 정리하여 제출하시오.

을 열하고 설명하시오.조합 논리회로(Combinational Logic Circuit)는 조합 논리회로는 입력의 변화가 바로 출력에 반영된다. 문제를 해결하는데 있을 수 있는 모든 ... 있다. 특정 시점의 출력이 그 시점의 입력에 의해서만 결정되는 회로다. 또 순차 논리회로(Sequential Logic Circuit)는 상태 값을 저장해두고 그 상태 값이 다시 ... , NOT의 기본 불 대수를 수행하며, 이 기본 불 대수들의 결합으로 복합적인 논리 기능을 수행한다. 디지털 조합회로의 논리식 입력방법으로는 간단한 마우스 조작을 이용하여 입력할 수

방송통신대 | 6페이지 | 5,000원 | 등록일 2020.11.17

다운로드 장바구니
통신공학실습 결과레포트 - 실험08_ FM Modulation and Demodulation

Circuit을 설계하고, FM 변조에 대해 알아본다. 입력 신호의 전압과 주파수를 변경해가며 출력 신호의 변화를 확인하고, 이에 따른 주파수 편이를 측정한다. 그리고 ... 하여 FM Modulation Circuit을 설계하고, 그 동작을 확인한다.나. Essential Backgrounds (Required theory) for this Lab(1 ... ) Power Supply : 1 ea.(4) Digital Multimeter : 1 ea.(5) Function Generator : 1 ea.(6) Oscilloscope

리포트 | 15페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
통신공학실습 예비레포트 - 실험08-FM Modulation and Demodulation

- t과 Demodulation Circuit을 설계하고, 그 동작을 확인한다.나. Essential Backgrounds (Required theory) for this Lab(1 ... .(4) Digital Multimeter : 1 ea.(5) Function Generator : 1 ea.(6) Oscilloscope & Probe : 1 ea.(7) XR ... 에서 Inte알 수 있다.그 다음은 Gm의 주파수를 변화함에 따라 Simulation 결과이다.그림 SEQ 그림 \* ARABIC 11 - Variable Gm Frequency 200Hz

리포트 | 15페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
부산대학교 기전실 스톱워치 설계

. Marcovitz / 디지털 논리설계 ; Introduction to Logic Design 3rd Edition / 최종필 강정원 공역 / 한국맥그로힐(McGraw-Hill Korea ... 스위치로 스톱워치를 시작 / 정지 시킬 수 있습니다. Tack Switch를 사용하며, Debouncing circuit을 추가할 수도 있습니다.2. Reset 스위치는 스톱워치 ... 자료제 2장 조합회로 시스템제 3장 카르노 맵제 5장 대형 조합회로제 6장 순차시스템의 해석제 7장 순차회로 시스템의 설계4. Logisim-evolution : Digital

리포트 | 7페이지 | 2,500원 | 등록일 2021.07.20 | 수정일 2023.06.06

다운로드 장바구니
판매자 표지

LG전자 VS본부 HW설계 합격 자기소개서

을 이용하여 원하는 방향의 회로 동작을 구현할 수 있는 바탕을 만들었습니다.기초전자회로 3학점 4.5 / 4.5MOSFET과 BJT 등 Integrated Circuit에 대한 기초 ... 을 측정하여 BJT가 올바른 mode에서 동작하고 Base단에서 전류가 실제로 흐르는지 확인하였습니다.ASIC설계 3학점 4.5 / 4.5디지털 집적회로에 대한 design, 성능 ... 예측 방법, Verilog를 이용한 디지털 회로설계 및 simulation을 진행하여 간단한 집적회로 layout까지 학습하였습니다. 논리게이트 및 RC delay, Width

자기소개서 | 4페이지 | 3,900원 | 등록일 2023.06.01

다운로드 장바구니
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

은 if문을 사용할 때 조건부에서 equality operator와 logical operator를 사용해야 한다는 것이다. 일반 bit operator를 넣으면 안 된다는 것 ... 로 끝나는 경우는 begin문을 적지 않는다. 만약 1-bit 보다 큰 값을 입출력할 경우 [MSB:LSB] 형식으로 변수 앞에 적어준다.위의 Combinational circuit ... 지만입력해 설계하고 저장한다.6. synthesize – XST로 합성하고 Simulation으로 검증한다.7. implement design, generate programming

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험05-OP AMP(Instrumentation Amplifier Circuit) (A+)

Pre-Lab Report- Title: Lab#5_OP Amp (Instrumentation Amplifier Circuit) -담당 교수담당 조교실 험 일학 번이 름목 차 ... 에서 Gain 값을 조정할 수 있는 방법을 구현하고, 동작을 검증하시오.(나) “Lab 2”를 위한 실험 순서 및 측정 방법Instrumentation Amplifier Circuit ... 하고 출력 신호의 식을 구하시오.(가) Instrumentation Amplifier Circuit 설계그림 SEQ 그림 \* ARABIC 3 - Instrumentation

리포트 | 11페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
판매자 표지

Term_Project_보고서_1조

Term ProjectSubject : 기초전자회로 및 실험 1 Theme : ALUs (Arithmetic logic units)를 이용한 n-bit 계산기 설계담당교수학 번 ... 및이 름학 과전자공학과ALUs (Arithmetic logic units)를 이용한 6-bit 계산기 설계0. 요약 (Abstract)이번학기 프로젝트의 주제는 ALUs ... (Arithmetic logic units)를 이용한 n-bit 계산기 설계로 6-bit 입력을 구현하고 최대한 많은 연산을 구현하고자 하였다. 6비트 덧셈 계산기를 제작하였다. 7 s

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
판매자 표지

[전자공학응용실험] 차동 증폭기 기초 실험 예비레포트

Microelectric_circuit.sedra/smith6. Preliminary report question & Simulation results based on PSpice(1)Vcs ... instrumentsDC Power supply Resistor Digital multimeterFunction generator Oscilloscope 2N7000(NMOS)4

리포트 | 6페이지 | 2,500원 | 등록일 2022.12.19

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서6

) 실험이론(1) 래치(Latch)- 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖 ... equential circuit) 구성의 기본 요소가 된다. 여기서 순차회로란 회로의 현재 출력값이 현재의 입력뿐만 아니라 과거의 입력 정보에 의해 결정되는 회로를 말한다. 과거의 입력 정보 ... 펄스 발생 기간 동안에만 입력에 응답하도록 동작한다.(a) logic diagram (b) function table (c) logic symbol반전된 두 입력을 받은 OR

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험04-OP AMP(Basic Circuit) (A+)

\* ARABIC 9 – 3 Input Add Circuit Simulation그림 9에서 Input 신호는 알아보기 쉽게 하기 위해 은 사각파를, 는 1V DC 전압을, 는 Sine ... ) Oscilloscope : 1 ea.(4) Function Generator : 1 ea.(5) OP Amp circuit(가) Resistor(나) OP Amp3. Supposed ... 그림 \* ARABIC 7 - ua741 Voltage Offset Null Circuit나. Pre-Lab 2.(1) 3개의 입력 신호를 Add 하는 회로를 OP Amp를 사용

리포트 | 14페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
통신공학실습 예비레포트 - 실험06-AM Modulation Transmitter

다.어진 회로와 구하고자 하는 데이터그림 SEQ 그림 \* ARABIC 4 – XR2206 Function Generator Circuit그림 4의 회로를 설계하고 출력 파형을 측정 ... 하거나, Digital Multimeter로 출력 주파수를 측정한다.(2) Procedure of the Lab 2.(가) 주어진 회로와 구하고자 하는 데이터RF 증폭회로/변조회로를 구성 ... 회로 상에서 변조율의 최대치와 최소치를 구하여 표에 기록한다.그림 SEQ 그림 \* ARABIC 5 – RF Amplitude/Modulate Circuit(나) “Lab 2

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.04

다운로드 장바구니
4. 신호발생기 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 4 예비보고서-신호발생기소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.09.30(목)분반, 조**분반, *조학번2 ... 하는 방법으로 문제를 해결할 수 있다.참조 : 실습 교재 이론부, Microelectronic Circuits 교재 ch.142. 실습 목적-Wien bridge RC 발진기를 이용 ... , Wien bridge oscillator를 설계하시오. Simulator의 Time-domain에서 출력 파형을 확인하며, FFT plot을 통해 발진 주파수를 확인하시오,출력 파형

리포트 | 10페이지 | 1,000원 | 등록일 2022.09.18 | 수정일 2023.01.03

다운로드 장바구니
나노 MOSFET 공정에서의 초저전압 NCL 회로 설계 (Design of Ultra Low-Voltage NCL Circuits in Nanoscale MOSFET Technology)

logic design methodology using asynchronous NCL circuits is proposed to reduce power consumption and not ... ynchrouns logic circuits in terms of power consumption and speed.. 한국산업정보학회 한국산업정보학회논문지 홍우헌, 김경기 ... 초저전력 설계나 에너지 수확 활용은 동적 전력과 정적 전력 사이의 균형을 이루는 점에 근접하는 문턱전압이하의 매우 낮은 전압에서 작동하는 디지털 시스템을 요구한다. 이런 동작

논문 | 7페이지 | 무료 | 등록일 2025.07.09 | 수정일 2025.07.11

다운로드
전자전기컴퓨터설계실험3 - 예비레포트 - 실험06-OP AMP(Active RC Filter) (A+)

) Oscilloscope : 1 ea.(4) Function Generator : 1 ea.(5) OP Amp circuit(가) Resistor(나) OP Amp(다 ... 수 있다. 그리고 그림 7에서는 의 위상이 90임을 알 수 있다.그림 SEQ 그림 \* ARABIC 6 - Active RC Filter dB Simulation (LPF)그림 ... SEQ 그림 \* ARABIC 7 - Active RC Filter Phase Simulation (LPF)(2) 위에서 설계한 필터에서 R1과 C1, R2와 C2의 위치를 바꾸

리포트 | 14페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
저전력 디지털 PLL의 설계에 대한 연구 (A Study on the Design of Low Power Digital PLL)

-based frequency synthesizers. In the proposed architecture, a wide band digital logic ... quadricorrelator is used for preliminary frequency detector and a narrow band digital logic quadricorrelator is ... 이 논문에서는 PLL에 기반한 주파수 합성기의 구현에 있어서 전력 소모를 줄이기 위한 저전력 디지털 PLL의 구조 및 설계에 대하여 기술한다. 제안된 구조의 디지털 PLL

논문 | 7페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기