"조합논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 조합 논리회로 논리회로설계 인코더 디코더 4-bit Adder verilog 4bit adder 결과 광운대 전기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"조합논리회로" 검색결과 1,521-1,540 / 2,164건

실험(1) 카운터 예비보고서

제목 : 카운터1. 목적조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 그 동작 특성을 실현한다. 구체적으로, 카운트-업(count-up), 카운트-다운(c ... 로 주는데, 클럭 수를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이다. 계수기가 계수한 이진수나 이진화 십진수가 디코더를 통해서 7 세그먼트 발광 다이오드에 표시되는 숫자 ... 을 확인한다.2. 관련이론카운터(counter)는 시프트 레지스터와 마찬가지로 일련의 플립플롭을 연결한 회로지만 그 연결하는 방법에 있어서 시프트 레지스터와 다르다. 카운터 회로

리포트 | 5페이지 | 1,500원 | 등록일 2009.04.17

다운로드 장바구니
컴퓨터와 인간

는 고진공 2극 진공관이 등장한 것은 그로부터 한참 뒤인 1912년이다. 이렇게 발전을 거듭한 진공관은 컴퓨터 산업 초기에 데이터를 처리하는 논리 회로를 구성하고 메모리 대용으로 쓰이 ... 의 컴퓨터의 활용, 미래의 컴퓨터의 모습 등을 분석해 볼 것이다.컴퓨터의 시초는 전자회로를 이용하여 자동적으로 계산이나 데이터를 처리하는 기계인 계산기라 할 수 있다. 하지만 이것 ... 회로인 VLSI를 사용하여 제 4세대 컴퓨터 시대를 열었다. 제 5세대 컴퓨터는 인공지능형으로 현재 계속 연구 중이라 한다.컴퓨터의 기본원리는 전기신호(불켜짐:1, 불꺼짐:0)인

리포트 | 4페이지 | 1,000원 | 등록일 2010.09.17

다운로드 장바구니
가산기와 감산기

가산기는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력(carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다. ... 인 2진수를 뺄셈하여 차와 빌림 수를 구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.반감산기 진리표0*************00bdBA《PSPICE ... 부터는 전가 산기를 사용한다. - 반가산기는 2개의 입력과 2개의 출력을 필요로 한다.반가산기 진리표회로구성 XOR GATE(7486)와 AND GATE(7408) IC를 이용하여 반가산

리포트 | 27페이지 | 1,500원 | 등록일 2009.10.04

다운로드 장바구니
컴퓨터구조 감산기 학습지도안 ppt

) 33쪽반감산기 (HS ; Subtracter) 1비트의 두 2진수를 감산하는 조합 논리 회로 감수(Y)와 피감수(X)의 두 비트를 입력으로 함 두 수의 차를 나타내는 D와 자리 ... 의 뺄셈을 수행하는 조합 논리 회로아래단의 비트에 빌려 준 1을 고려하여 뺄샘을 수행하는 조합논리회로2. 다음에 제시된 회로의 명칭을 쓰시오.형성 평가출 력입 력ABSC ... 를 덧셈하는 회로두 비트의 뺄셈을 수행하는 조합 논리 회로아래단의 비트에 빌려 준 1을 고려하여 뺄샘을 수행하는 조합논리회로2. 다음에 제시된 회로의 명칭을 쓰시오.형성 평가출 력

리포트 | 13페이지 | 1,000원 | 등록일 2007.05.27

다운로드 장바구니
실험(1) 연산회로 예비보고서

한다.2. 이론2.1 반가산기반가산기(half adder)는 이진법으로 표시된 두 개의 수를 이진법의 덧셈 규칙에 따라 더하는 가산기이다.그림 반가산기 회로도그림 반가산기 logic ... 1을 출력한다.의 연산을 살펴보면,두 수 A, B가 모두 1일 때, 1을 출력한다. 즉, 자리수가 넘어가는 것을 표현한다.2.2 전가산기그림 전가산기 회로도그림 진리표전가산기 ... 의 OR로 구성된다. 앞의 그림에서 전가산기를 블록으로 나누어 놓은 것은 반가산기이다.2.3 병렬 가산기전가산기를 몇 개로 조합하는 과정에 따라 임의의 자리수의 이진수 가산기를 구성

리포트 | 6페이지 | 1,000원 | 등록일 2009.05.25

다운로드 장바구니
[기초전자전기] 다이오드 보고서

로 전류를 증폭하기도 하고, 디지털공학에서는 다이오드와 조합하여 논리회로를 구성하기도 한다.? 이제 NPN을 기준으로 설명해보겠다. 트랜지스터를 동작시키기 위해서는 그림과 같이 C-B ... 으로 흐르는 이유 ]? 우선 다이오드의 기본 특성부터 소개를 하겠다. 다이오드의 회로에서의 기호는 위와 같고, 다이오드도 방향이 있는데, 왼쪽이 Anode, 오른쪽에 Cathode ... 아주진 못한다.위의 다이오드 그림에서 모양이 다른 것은 다이오드의 특성에 따라 회로도 기호가 약간씩은 다르기 때문인데, 일단 기본적인 다이오드의 기능은 모두 동일하다고 보면 된다

리포트 | 8페이지 | 2,000원 | 등록일 2011.06.06

다운로드 장바구니
디지털논리회로실험 - 제 10장 플립플롭

회로(Sequential Logic Circuit)는 입력에 의해서만 출력이 결정되는 조합논리회로(Combinational logic Circuit)와는 달리 입력신호 이외에 현재 ... 의 기본개념을 이해하고 각종 플립플롭의 원리 및 동작 특성을 실험을 통하여 이해함.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2.1 플립플롭의 이론순차 논리 ... 의 출력상태 일부가 입력으로 피드백되어 최종 출력을 결정하는 회로. 이러한 순차논리회로의 가장 기본이 되는 회로가 플립플롭 회로. 플립플롭(FF: Flip-Flop)은 쌍안정 멀티

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
기본논리 게이트와 그 응용(사전보고서/결과보고서)

기본논리 게이트와 그 응용사전보고서/결과보고서과목디지털회로실험목적?AND, OR, NOT 게이트의 동작 특성을 이해한다.??조합논리 게이트의 구성을 가능케 한다.???논리소자 ... 들의 작동법을 익힌다.이론AND 게이트AND 게이트는 모든 논리 기능을 형성하기 위해 조합될 수 있는 기본 게이트 중 하나이며, 두 개 또는 그 이상의 입력을 가질 수 있는 논리 곱셈 ... .9811104.420.0211114.420.02(A?B)+(A?B) = X X = Y 혼합게이트 결선회로분석 및 토의1학기때 배웠던 기본 논리 게이트에 대하여 실험을 통하여 익힐 수

리포트 | 7페이지 | 1,000원 | 등록일 2007.11.24

다운로드 장바구니
플립플롭 예비

(flip-flop)은 정보의 저장 또는 기억회로, 계수 회로 및 데이터 전송회로 등에 많이 사용된다. 물론 이 Flip-Flop은 기본적인 논리 Gate를 조합함으로써 만들어진다.플립 ... 1.실험 제목-플립 플롭2.실험 목적순서논리회로의 기반이 되는 플립플롭의 동작원리를 살펴보고 전반적인 이해를 도모한다.3.이론플립플롭은 1개의 bit 정보를 기억할 수 있는 기억 ... device에서 신호가 올라가는데 걸리는 시간을 설정시간이라 한다.5.실험 절차(1)디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS플립플롭 회로 (a)를 구성하고 데이터 스위치로 S, R의 논리상태를 표1 과 같이 변화시키면서 오실로스코프로 Q와

리포트 | 8페이지 | 1,000원 | 등록일 2009.04.08

다운로드 장바구니
디지털 연산회로 실험

진수 A와 B를 더하여, 합 S와 자리올림(carry) C를 출력하는 조합논리회로이다.○ 전가산기- 반가산기는 2진수의 한 자릿수만 계산할 수 있다. n bit의 2진수 덧셈을 위 ... 6. 디지털 연산회로 실험1. 목적논리게이트 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기 및 전가산기의 회로의 동작을 확인한다.2. 이론○ 반가산기- 2개의 2 ... 고찰이번 실습은 논리게이트를 사용한 연산의 원리를 이해하고, 이진법 연산을 수행하는 반가산기와 전가산기의 회로 동작을 확인하는 것이었다. 이번 실습에서는 이론공부를 하기 전에 실험

리포트 | 6페이지 | 1,000원 | 등록일 2008.05.28

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

Ⅰ. 실험목표1. Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.2. Adder을 이용하여 간단한 논리회로를 직접 구성해본다.3. 논리회로에서 구현 ... 가 없기 때문에 반가산기를 사용하고 다음 자리부터 전가산기를 연결하는 형태이다. 감산이 가능하도록 논리회로를 구성하기 위해서는 음수에 대한 표현을 고려해야 한다. 이를 위해 2 ... 에 대한 합과 자리올림의 값을 출력 값으로 구하는 회로로써 낮은 자리로부터의 올림수는 고려하지 않고 단지 두 개의 이진수만을 가산한다.(아래는 반가산기의 진리표)입력출력XYCout

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
실과 전기전자기호 50개

가 조합한 것으로, 전동기 회로를 개폐하거나 정격 전류 이상의 과전류를 차단한다.34피뢰침 돌침부끝이 뾰족한 금속제의 막대기로 천둥 번개와 벼락으로 인하여 생기는 건물의 화재 ·파손 및 ... 로 쓴다.40전자접촉기주접점과 보고 접점이 있으며, 주접점은 전동기의 기동?정지에 사용되며, 보조 접점은 제어 회로의 논리 판단용으로 주로 사용된다. 주접점과 보고 접점은 동시에 작동한다. ... 다. 가변저항을 사용하여 저항을 바꾸면 전류의 크기도 바뀐다.소자의 특성상 3핀(PIN)인 경우가 많다.3전류계전기회로의 직류 또는 교류전류의 크기를 측정하는 계기.4마일러콘덴서두 도체

리포트 | 8페이지 | 2,000원 | 등록일 2010.01.09

다운로드 장바구니
45장 디지털 IC 예비레포트

플립-플롭의 동작을 관찰한다.2, 기초이론1) 래치디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력 ... QQ' 값은 어떻게 변화되는가? 앞에서 배웠던 조합회로들과는 달리 순차회로의 한 종류인 래치 회로는 입력 SR에 00이 인가되면 출력 QQ'의 값은 입력 SR=00이 인가되기 전 ... 이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 상태값(과거의 입력에 의해 결정됨)에 따라 출력값이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값

리포트 | 6페이지 | 4,000원 | 등록일 2009.03.11

다운로드 장바구니
논리게이트 예비보고서 입니다

REPORT실험1장. 예비 보고서논리 게이트1. 실험 제목- 논리 게이트 (Logic Gate)2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT ... NAND 게이트(즉, 2 입력 NAND 게이트)만 가지고 있다고 할 때, 이들을 조합하여 2입력 AND, 2입력 OR, 그리고 NOT 게이트의 기능을 갖도록 하려면 NAND ... . 즉, 설계파일 DESIGN1.DSN 이 회로도 폴더(Schematic1), 회로도(Page1), 회로도 에 사용된 부품을 가진 파일(Design Cache)을 포함하고 있다.그림

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
논리회로 실험 시프트레지스터와 카운터

의 J, K 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령 ... 하게 되며 한 상태와 다음 상태에 사이에 일시적인 중간 상태가 존재할 수 있어 논리상의 에러를 유발할 수 있게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은 clock 펄스 ... 의 구조와 동작원리에 대해 조사하라.-링 카운터는 각각의 상태마다 한 개의 플립플롭을 사용하는 시프트 레지스터의 변형이다.위의 회로도는 J-K F/F 5개를 이용한 5BIT 링 카운터

리포트 | 17페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
Excess 3 to BCD code converter ( Excess-3-to-BCD code converter )

로 변환하는 조합회로를 설계하는 실습으로, schematic diagram 을 그려서 또 하드웨어를 HDL 로 기술하여 simulation 으로 검증하고 FPGA에 구현한다. 입력 ... optimization 회로도 >Input cost : 235. technology mapping :< (NAND GATE 이용) EXCESS 3 TO BCD 변환기의 논리 다이어그램>Input ... decoder를 통하여 7-segment LED 에 표시한다.< EX 3 TO VCD Code Converter and 7–seg.LED Decoder 회로도

리포트 | 16페이지 | 3,500원 | 등록일 2011.04.22

다운로드 장바구니
실험8결과[1].RAM

\* ARABIC 1. 2-Bit RAM- 이 실험은 R-S Latch와 Gate들을 조합하여 2bit Ram을 구성해 Ram의 동작에 대해 논리회로 적으로 분석하여 세부적인 동작을 확인

리포트 | 3페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
논리회로실험-가산기와 감산기 결과보고서

) 반가산기(half adder)- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림 ... 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험에 대한 간략한 이론(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로(1.1 ... + A ? B'C = A ? B(1.2) 전가산기 (full-adder)- 두 개의 입력과 전 단계에서 발생한 자리 올림수를 더하도록 구성- 두 개의 반가산기와 한 개의 논리합 회로

리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... 을 시키려면 많은 시간이 걸린다.4) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.반감산기의 진리표입 력출 력XYBD0000011110011100반 ... 감산기 부울함수B=X prime BULLET Y#D=X prime Y+XY prime5) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
불대수와 논리조합회로(카르노맵 5변수)

Chapter3 부울대수 및 조합논리회로 설계부울대수의 공리 및 정리들을 공부한다. 조합논리회로 설계방법을 공부한다.실험목적www.hanyang.ac.kr부울대수는 George ... ) 간략화 방법 부울대수의 공리와 정리, 카르노맵, Tarbular 방법 논리 함수의 구현 간략화 된 논리함수를 소자로 구현하는 방법은 소자에 따라 다양한 방법조합논리회로설계www ... .hanyang.ac.kr진리표 사용방법조합논리회로설계입력출력ABCY*************1111000101011001111www.hanyang.ac.kr진리표 사용방법조합논리회로

리포트 | 21페이지 | 1,500원 | 등록일 2007.03.25

다운로드 장바구니

이전10개 72 73 74 75 767778 79 80 81 다음10개

파워링크

신청하기