"조합논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 조합 논리회로 논리회로설계 인코더 디코더 4-bit Adder verilog 4bit adder 결과 광운대 전기 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"조합논리회로" 검색결과 1,421-1,440 / 2,160건

디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

를 생각해 보자. 두 개의 논리 입력 중에서 NOT 연산자를 조합하여 하나의 값만을 취해도의 네 개의 서로 다른 논리 출력을 생성하는 회로를 형성한다. 세 개의 기본 논리연산인 AND ... Ⅰ. 실험목표(1) 마이크로 콘트롤러 유닛(Micro Controller Unit)의 핵심 논리회로인 산술 논리회로(Arithmetic Logic Unit)를 이해하고 구성 ... CPU와 같은 콘트롤러 유닛의 기본이 되는 동작을 수행하는 놀리회로가 산술논리장치(ALU)이다.(1) 논리연산 : 두 개의 논리 입력을 가지고 하나의 논리 출력을 가지는 논리회로

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
3학년-비즈니스 레포트 과제물

:_________________________________________________________________________o 대상학과 : 경영학과o 과 제 명 : 1.네트워크를 구성하는 시스템을 구분하는 기준은 물리적 기준과 논리적 기준으로 분류할 수 있 ... 은 물리적 기준과 논리적 기준으로 분류할 수 있다. 이 중, 물리적 기준에 따를 때 세가지 시스템을 제시하고 각각에 대하여 간략히 기 술하시오.네트워크를 물리적구성을 나누면 크게 단말 ... 프로토콜에 따라 수행되는 것을 제공하는 데이터 단말(Data Station)의 기능 단위이다.또한 DTE는 Tail Circuit라고 불리기도 한다. DTE 장비는 데이터 회로

리포트 | 11페이지 | 2,000원 | 등록일 2013.04.19

다운로드 장바구니
실험9. PLD를 이용한 회로구성

연산, 즉 곱의 합형식으로 조합논리회로를 구현하게 된다.위 그림은 PLD의 원리를 설명하기 위해 PLD의 내부구조를 보인 것으로 AND 게이트의 배열과 OR 게이트의 배열을 전자 ... 은 기능을 수행한다고 볼 수 있지만 다음과 같은 ROM의 단점을 해결할 수 있다. 즉, ROM을 이용하여 조합논리회로를 설계할 때에는 무의조건에 대해서도 ROM의 한 단어에 대응 ... 되게 된다. 예를 들어, 10개의 입력신호와 8개의 출력신호를 갖는 조합논리회로를 설계하기 위해서는 1024×8 ROM을 사용해야 한다. 이 때, 만약 입력신호의 조합 중에서 24개

리포트 | 4페이지 | 1,500원 | 등록일 2008.05.25

다운로드 장바구니
래치, 플립플롭, 시프트 레지스터

을 각각 인가하면 출력 QQ' 값은 어떻게 변화되는가? 앞에서 배웠던 조합회로들과는 달리 순차회로의 한 종류인 래치 회로는 입력 SR에 00이 인가되면 출력 QQ'의 값은 입력 SR ... 실험7 래치, 플립플롭, 시프트 레지스터목적1) 각종 래치의 동작원리를 이해한다.2) 각종 플립플롭의 동작 원리를 이해한다.3) 기본 논리 소자를 이용하여 래치를 구현하고 동작 ... 을 확인한다.4) 기본 논리소자를 이용하여 래치를 구현하고 동작을 확인한다.5) D 플립플롭 TTL을 사용하여 동작을 확인한다.6) D 플립플롭 TTL을 사용하여 시프트레지스터

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
Nand Gate, Nor Gate, De Morgan법칙 개념 및 실험 결과

000101001010010010011010100100101010110010111010- AND-OR-INVERT Gate특정 논리함수를 회로로 구현할때에, 둘 또는 그 이상의 입력 ... .I) 특정 논리함수를 회로로 구현할때에 , 둘 eh는 그 이상의 입력을 AND 시키고 출력을 NOR로 해야하는 회로를 구성해야한다. 우리는 이번 실험에서 앞에서 했던 NAND ... 시킨 것과 같으면 두 개의 입력이 모두 LAW인 경우를 제외 하고는 출력은 LAW이다.DE MORGAN 법칙은 어떤 논리함수도 AND와 NOT 게이트 eh는 OR와 NOT 게이트

리포트 | 13페이지 | 1,500원 | 등록일 2009.11.01

다운로드 장바구니
MOSFET(모스펫)

-채널 모스펫을 기본소자로 사용한 디지털 시모스 논리회로의 개발이었다. 시모스 논리회로의 가장 큰 장점은 전류가 흐르지 않으므로(이상적으로) 논리 게이트에 대한 입력이 스위칭될 때 ... ♣ 목차 ♣Ⅰ. MOSFET의 정의Ⅱ. 모스펫의 우수성1. 디지털2. 아날로그Ⅲ. 회로 기호Ⅳ. 모스펫의 구성1. 게이트 재료Ⅴ. 모스펫의 동작1. 금속 산화막 반도체 구조2 ... . 모스펫 구조3. 동작 종류4. 몸체 효과Ⅵ. 모스펫의 종류1. 이중 게이트 모스펫2. 공핍형 모스펫3. 엔모스 논리4. 전력 모스펫5. 디모스Ⅶ. 모스펫 아날로그 스위치1. 단독

리포트 | 10페이지 | 1,500원 | 등록일 2010.01.13

다운로드 장바구니
기본논리회로 및 부울 대수, 회로의 간소화 및 XOR 회로

김성준 200511392 문은혁 200711563 홍석남 1주차 실험Title1. 기본논리회로 및 부울 대수2. 회로의 간소화 및 XOR 회로Name금(오전) 5조 김성준 ... 로만 회로를 구성하여 시뮬레이션6. 위 5개의 실험을 통하여 AND, OR, NOT gate의 기초 논리함수 및XOR gate를 이해하고, Boolean Algebra의 공리 및 ... 법칙을 이해한다. 또한, K-map을 이용한 Boolean function의 최적화를알아본다. 마지막으로, NAND gate를 이용한 기본논리회로 구현을이해한다.Background1

리포트 | 12페이지 | 1,500원 | 등록일 2008.10.03

다운로드 장바구니
FPGA에 대해서

소자이다. 프로그래머블 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대 ... 1. FPGA란?FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리요소와 프로그래밍가능 내부선이 포함된 반도체 ... 부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있다.프로그램이 가능

리포트 | 5페이지 | 1,000원 | 등록일 2011.03.20

다운로드 장바구니
결과07_Decoder&Encoder

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 는 조합회로이고, 카운터, 레지스터, 그리고 다음에 실험할 RAM은 순차회로에 해당된다. 조합회로는 입력 값에 의해 출력 값이 바로 결정되는 데에 반해, 순차회로는 플립플롭 같은 소자 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과07_Decoder&Encoder.hwpI. 실험결과1) 2단 2진 카운터그림 2의 회로를 구성하여 그림 3

리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
VHDL MUX and DEMUX(vhdl prelab 입니다)

. Purpose of the Experiment- 조합논리회로를 이용한 MUX를 이해하고 설계를 한다.- 조합논리회로를 이요한 DEMUX를 이해하고 설계를 한다.2. Theory(Pre ... 를 이용하여 선로당 24개 논리적인 채널로 다중화하고 이를 역다중화하여 사용자로 하여금 실시간 전화통화를 가능하게 한다. 이러한 통신의 다중화 기술에 사용되는 디지털 논리회로로는 다중 ... )는 입력되는 신호들 가운데 선택된 하나의 입력 신호를 출력으로 공급하는 논리회로이다. 그림 MUX의 블록도이다. 여기서 MUX의 입력으로서 2N개의 데이터 입력 가운데 하나만을 선택하기

리포트 | 16페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
[전기전자기초실험] 기본 논리 게이트 설계 실험 예비보고서

으므로 이는 AND의 원리와 같다.AND 게이트회로도?OR 게이트 : 두 개의 트랜지스터 입력단자에서 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력한다.OR 게이트회로 ... 여러 타입이 존재한다. 모놀리틱 바이폴러 반도체 기술을 이용하여 만들어지는 포화형 논리회로의 IC이며, 표준의 74 시리즈를 비롯하여 각종의 용도에 쓰이는 family를 증가 ... 도?NOT 게이트 : 입력값과 반대의 결과가 출력된다. 즉, 입력이 0이 되면 출력은 1이고, 입력이 1이 되면 출력은 0이다.NOT 게이트회로도② XOR 게이트를 최소의 2입력

리포트 | 4페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
[디지털회로실험]가산기

예비보고서실 험 주 제 :실험2.가산기과 목 :디지털회로실험학 번 :분 반 :이 름 :1.실험 제목: 가산기2.관련 이론가산기란?이진수의 덧셈을 하는 논리 회로이며 디지털 회로 ... , 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.입력신호 전압의 덧셈을 출력하는 디지털 ... 한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다.ABCS0*************10전가산기 (full adder)?전가산기는 이진수의 한자리수을 연산

리포트 | 4페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

값을 'din0'와 'din1'로 두고, selection input값을 'sel'로 두었으며, 1개의 output값을 'dout'으로 두었다.2 to 1 MUX의 논리회로도 ... 을 가지는 회로이므로, input 4개의 값을 각각 따로 입력하는 구조가 되어야 한다.그러나 왼쪽에서 알 수 있듯이 selection input은 처음의 두 2 to 1 MUX에서 한 ... 으로 128 to 4 MUX의 설계이다. 32 to 1 MUX 4개를 조합하여 만들게 된다.왼쪽은 128 to 4 MUX의 코딩 소스이고, 오른쪽은128 to 4 MUX의 테스트

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
Exclusive OR 예비

반감산기는 2개의 비트들을 빼서 그 차를 산출하는 조합회로이다. 이 회로는 1을 빌렸는지를 나타내는 또 하나의 출력을 가진다. x는 피감산 비트를 표시하는 데 사용하고 y는 감산 ... 된다.2. 반가산기와 반감산기① 반가산기 X+Y반가산기는 두 개의 2진수 한 자리를 입력하여 합(sum:S) 과 캐리(carry:C 올림수)를 구하는 덧셈회로다. 다음과 같이 캐리 ... 다.반감산기 두 출력에 대한 부울 함수들은 진리표에서 직접 구할 수 있다.D에 관한 논리가 반가산기에서 S에 관한 논리와 동일하다3. 2진 비교기2진 비교기는 두 개의 2진수의 크기

리포트 | 8페이지 | 1,500원 | 등록일 2009.09.08

다운로드 장바구니
예비레포트9(Logic, R-S Flip-flop)

- 기억 소자로서 사용되며 주파수 분할, 카운터 제작등에 널리 이용★ 특징플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을 수 있 ... 디램을 이용하는 것처럼 기억 계층을 구성해서 다른 회로방식의 기억장치와 조합한 형태로 사용되는것이 많다.★ 기본 RS 플립플롭- 가장 단순한 플립플롭은 단지 두 개의 NAND ... : 기억 소자로서 플립플롭의 근본 개념을 이해하고 RS 플립플롭의 원리 및 응용 방법을 익힌다.3. 실험이론★정의플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭

리포트 | 6페이지 | 1,500원 | 등록일 2009.11.27

다운로드 장바구니
디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2-1. 드 모르간의 정리논리식을 간략화 하는데 간단히 사용할 수 있는 것.논리곱 ... 를 취급하는 데 사용 된다.디지털 회로의 논리식을 취급함에 있어 다음의 약속이 있다.① 연산순서는 부정, 논리곱, 논리합의 순서로 실행.② [], {}, () 등의 괄호는 일반 대수학 ... 0ABC'm?A'+B'+CM?1 1 1ABCm?A'+B'+C'M?2-4. 논리회로의 간략화회로 설계시 논리 함수를 간략화하면 동작 특성은 동일 하나 실제로 설계 및 제작에 있

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예)

. ASSIGNMENT.Continuous assignment- 값을 net에 assign- 조합회로를 모델링▷ 조합 회로 기술 예조합 회로기술wire a,b;assign a = b ... algorithm level 모델링- 설계 알고리즘을 기술,C 프로그래밍과 유사Dataflow level 모델링- 하드웨어 사이의 데이터 흐름 기술Gate level 모델링논리 ... ;Parameter 선언;회로 기능 표현Primitive operatorAssign문Function 문Always 문하위 모듈 호출 등endmodule○Module 이름 정의○입

리포트 | 26페이지 | 1,500원 | 등록일 2009.02.28

다운로드 장바구니
가산기 실험레포트

1이 되게 됩니다- 진리표XYSC*************1012) 전가산기전가산기(FA, Full Adder)는 세 비트의 합을 계산하는 조합논리회로로서세 개의 입력과 두 개 ... 1.Title기본논리회로를 이용하여 반가산기, 전가산기를 구성하고응용된 회로를 만들어본다.2.Name3.Abstract1) 반가산기 설계2) 전가산기 설계3) 4 Digit ... 00000001100101001101100101010111001111113) 4 Digit Adder 중 2 Digit Adder전가산기를 응용하여 만드는 논리회로로다른이름으로는 n(2)bit 병렬가산기라고 한다.전가산기의 캐리

리포트 | 20페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
카운터를 이용한 시한폭탄.

)이진수의 이해 및 AND, OR, NOT 연산을 숙지.부울대수와 논리 간소화 및 카르노맵을 이용하여 논리회로를 간소화 시킴.7-segment의 동작원리를 숙지.조합 논리의 이해.에지-트리거 플립 플롭을 이해. D - 플립플롭을 사용하여 카운터의 동작을 이해. ... 하도록 만든 화학적 장치, 멀리서 조정하여 폭발하도록 하는 전자파 장치 등이 있음.설계목표 - 회로설계와 제작을 통해서 수업시간에 배운 내용을 토대로 프로젝트

리포트 | 11페이지 | 2,000원 | 등록일 2008.11.20

다운로드 장바구니
곱하기회로

면 반대로 조작할 때까지 접점의 개폐상태가 유지되는 스위치반가산기두 개의 2진수 A와 B를 더해, 합 S와 자리올림(carry) C를 출력하는 조합논리회로

리포트 | 13페이지 | 3,000원 | 등록일 2009.03.25

다운로드 장바구니

이전10개 67 68 69 70 717273 74 75 76 다음10개

파워링크

신청하기