"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 fpga 프로젝트 텀프로젝트 회로 디지털집적회로 논리회로 신호등 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,421-1,440 / 4,291건

논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)

이 프로그램은 부산대학교 논리설계및 실험 과목 텀프로젝트 디지털 시계 소스코드입니다.본 프로그램에는 PPT(30장 이상) 예비보고서 (30장 이상) , 결과 보고서(80장 이상 ... )이 포함되어있고,디지털 시계의 모든 모듈이 저장되어있습니다.분주회로, 카운터, MUX, DEMUX, 7세그먼트 디코더, 세계시간, 스톱워치, 타이머, 레지스터 등등이 모두 모듈 ... 에 모든 모듈의 회로도와 상세설명이 작성되어있어, 5000원이 아깝지 않을 정도로 좋은 자료입니다. 이프로그램은 2014년에 작성되어 이번에 처음 올라오는 자료이니, 중복 걱정 안하셔도 될듯합니다..플로리안 R7으로 작성되었습니다.

리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10

다운로드 장바구니
울산대학교 전자실험예비22 디지털 회로의 동작

. 이론디지털회로는 입력 신호에 대한 출력값의 논리적 판단을 할 수 있는 회로로 구성되어있다. 또한 논리 계산이나 신호 제어를 위한 예측된 정보는 다양한 디지털의 조합을 통하여 진수 ... 실험22 디지털 회로의 동작과 Schmitt Trigger학번 : 이름 :1. 실험목적TTL과 CMOS NAND 게이트의 차이에 대해 알아보고 게이트의 지연시간을 측정해본다.2 ... }=V_IL -V_OH 이다.그림1TTL이란 트랜지스터 두 개를 조합한 논리회로를 말한다. 이번실험에서는 7400의 NAND gate ,7404 NOT gate , 7408 2

리포트 | 2페이지 | 1,000원 | 등록일 2019.10.18

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 예비 보고서

대수를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.◆ 이론(1) NOT(Inverter) : 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행한다.AY0110(2 ... ) OR 게이트 : 입력 중 하나 또는 두 개가 모두 1일 때 출력이 1이 되는 논리 회로.AYC000011101111(3) AND 게이트 : 두 입력이 모두 1일 때만 그 출력이 1 ... 이 되는 논리 회로.AYC000010100111(4) NAND 및 NOR 게이트 :-NAND : AND 게이트와 NOT 게이트를 결합한 회로. 입력이 A, B가 모두 1일 때

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
기초전자회로실험 예비보고서 - 논리회로의 기초 및 응용

1. 논리게이트: 디지털 회로의 논리연산을 수행하는 디지털 소자로서 일반적으로 하나 이상의 입력 단자와 하나의 출력 단자로 구성되며 기본 게이트로 AND, OR, NOT ... , NAND, NOR, XOR, XNOR 게이트 등이 있다. 논리게이트마다 논리회로 기호, 논리식, 진리표가 있으며, 이는 디지털 회로를 설계하는데 이용된다.1) BUF: 입력 값 그대로

리포트 | 3페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
판매자 표지

[평가계획서][평가기준안] 가장 작성하기가 까다롭다는 정보 과목 2학기 평가계획서 및 평가기준안입니다.

)을 대상으로 한다.2. 영역별 반영비율학기평가방법(반영비율)지필평가(40%)수행평가(60%)계2학기평가영역2회고사논리회로설계실습(엑셀 프로그램)포트폴리오평가시기12.6.~12 ... 한다.다. 인정점 성적처리과정상의 소수점은 소수점 첫째자리에서 반올림하여 정수로 부여한다.5. 수행평가 영역별 세부 평가 기준가. 논리 회로 설계평가명칭논리 회로 설계성취기준정보3211 ... 유무20점(오류 발생 횟수에 따라 ?1점, 최저 10점)논리식과 논리회로 표현· 논리식을 논리회로로, 논리회로를 논리식으로 표현하는 과정에서 오류 발생 유무20점(오류 발생 횟수

리포트 | 12페이지 | 3,000원 | 등록일 2020.06.02

다운로드 장바구니
[디지털공학] "아날로그와 디지털, 샘플링, 부울대수, 드모르간의 법칙, 최소항, 최대항" 레포트

럼필요가 없으며, 외부의 논리적인 특성만을 고려하면 된다.각 게이트는 특정한 논리적인 연산을 수행하고 원하는 디지털 회로를 구성하기 위하여 한 게이트의 출력(output)을 연속 ... 의 출력을 갖고 있다.② 기능적인 측면 : 조합 논리회로와 순차 논리회로로 구별된다.?디지털만으로는 회로, 즉 시스템을 구성하기 힘들다. 아날로그와 함께 구성되어야한다.조합 논리회로 ... (Combinational Logic Circuit) : 디지털 논리회로 중 가장 간단한 형태로 조합 회로의 출력은 단순히 현재 입력의 조합에 따라 결정되는 디지털 전자회로이

리포트 | 10페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
논리회로실험 예비보고서1

)라고 불린다. CMOS와 TTL 같은 전자 논리회로에 대 하여 이야기 할 때 0,1이 아닌 LOW, HIGH의 용어를 사용한다.정논리에서는 LOW(L)를 대수적으로 낮은 전압의 신호 ... 와 반대로 부논 리에서는 LOW(L)를 1로, HIGH(H)를 0으로 지정한다.-Boolean equation : 위의 논리게이트에 ()로 명시한 부분이며 논리회로의 형태와 구조 ... 무한 집합의 실수값을 0과 1에 대응하는 2개의 부분집합으 로 나타냄을 의미한다. 이때 0과 1의 Logic value는 이진 디지트(binary digit) 또는 비트(bit

리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습8(래치와 플립플롭)결과보고서

결과보고서(설계실습 8. 래치와 플립플롭)아날로그 및 디지털 회로 설계실습설계실습 8. 래치와 플립플롭요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대해 ... -Latch 의 입력을 바꾸어가며 실제 논리표와 일치하게 동작하는지를 확인한다. 이를 통해 래치와 플립플롭의 원리에 대하여 이해할 수 있다.2. 실험결과8-4-1 RS-Latch (NAND ... ) 설계회로도를 참고하여 아래와 같이 RS-Latch를 설계하였다.RSQQB회로를 구성한 다음, 다음 표와 같이 순서에 따라 입출력을 확인하였다.RS사진QQB

리포트 | 6페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
판매자 표지

논리회로실험 팀 프로젝트

까지 숫자가 나오는지 확인하고 동기식 카운터와 7-세그먼트를 잘 이해하고 활용 할 수 있는지에 목적이 있다.5. 논리회로5-1[동기식 카운터]의 논리 회로도[3입력 7-세그먼트 ... ]의 카르노맵[3입력 7-세그먼트]의 논리 회로도5-2 실험순서① 실험을 하기에 앞서 3입력 7-세그먼트의 진리표를 작성하여 본다. 진리표를 보고 논리식을 작성 해보고 카르노 맵을 활용 ... 회로 구현(main)20144714 장은영 - 동기식 카운터 회로 구현(sub)20144835 문순철 - 동기식 카운터 회로 구현(main)20144696 홍경연 - 카르노맵

리포트 | 9페이지 | 1,000원 | 등록일 2018.03.02

다운로드 장바구니
인하대 전자회로실험1 GPIO

사용될 수 있는 함수의 제약이 있음을 확인한다. 켜짐과 꺼짐이, 디지털논리인 1,0처럼 HIGH와 LOW로 표현됨, 그리고 delay의 기본단위가 ms인것, loop를 사용 ... 는 digital pin의 개수인것같다. 1번회로는 사진에서 보다시피 digital pin의 개수가 한 개다. 1번 실험에서는 Breadboard에서 가로선끼리의 모든 구멍이 연결되어있 ... 와 delay함수를 통해 문제를 쉽게 구현할 수 있었다. 그러나, 2번째 실험은 세가지 LED의 동작이 시간에따라 다르기 때문에 digital pin의 개수를 3개사용해야함을 논리

리포트 | 5페이지 | 3,000원 | 등록일 2020.07.07

다운로드 장바구니
판매자 표지

설계 소프트웨어 실습 PSPICE 레포트

)는 논리 해석으로 설계.(a) x’y’ + xy + x’y = (y’ + y)x’ + xy = x’ + xy회로도 구성시뮬레이션 결과b = (x + y)(x + y’)회로도 구성시뮬레이션 결과c = x’y + xy’ + xy + x’y’ ... point 1.2전자회로 교재 36p, ex1-3회로도시뮬레이션 결과Time domain 2.1회로이론 교재 원서 414p, P9.5-2회로도시뮬레이션 결과t = 0.5s 일 때t ... = 1s 일 때V _{c} (t)=-8te ^{-2t} 에서 v(0.5) = -1.47, v(1) = -1.08 와 일치함을 알 수 있다.Time domain 2.2전자회로 교재 79

리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25

다운로드 장바구니
[응용 전기전자 실험] D / A 변환기 예비보고서

의 고속에서는 비교방식 중 병렬 변환법이 많이 쓰인다. 병렬 변환법은 여러 개의 비교회로를 사용한다.2) D/A 변환기: 디지털 신호를 아날로그 신호로 변환하려면 먼저 디지털 전압 ... 변환기는 저항 선정이 간단하여 집적회로 설계시 유리하며 아날로그 출력값의 선형성이 양호하기 때문에 실제로 많이 사용되고 있다.출력 전압 VA는 입력 디지털 신호의 데이터에 따라 ... 는 QB와 QC가 AND GATE로 연결되어 있다. 따라서 000 -> 001 -> 010 -> 100 -> 000 으로 논리회로가 작동하게 되어있다. 이는 QD가 High일 때

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.12

다운로드 장바구니
논리 대수와 드모르간 정리, 간소화 결과보고서 A+

로만 들었던 함수 발생기, 오실로스코프를 직접 다뤄보면서 익숙해졌고, 디지털 공학 수업과 논리회로설계 시간에 배운 Timing-Diagram에 대해 직접 구현해보아서 의미가 있 ... Experiment-Report(4장 논리 대수와 드모르간 정리, 간소화)1. 실험목적실험적으로 Boolean 대수의 여러 법칙을 증명한다.규칙 10과 11을 증명할 회로를 구성 ... 한다.실험적으로 4입력 변수를 갖는 회로의 진리표를 결정하고, 수학적으로 등가인지를 증명하기 위해 드모르간 정리를 이용한다.2. 자료 및 관찰1.A + 0 = A의 회로구성

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
4차 산업혁명 시대의 컴퓨터 개론(개정판) 1~4 단원 솔루션

중 가장 대표적인 인물로서 “제3의 물결”이란 저서를 쓴 학자는 누구인가? 앨빈 토플러2. 디지털 정보를 구성하는 가장 기본적인 단위로서 binary digit의 약자는 무엇인가 ... 는 이유가 무엇인지를 설명하시오.→ 논리 연산자로 논리합 회로, 논리곱 회로, 논리부정 회로 등이 있다. 2진 정보를 취급하며 보통 2개 이상의 입력 단자와 하나의 출력 단자 ... chapter 01정오식 문제1. 디지털 혁명은 아날로그에서 디지털로의 변환을 의미한다. O2. 아날로그 정보는 음성 정보와 같이 연속성이 있고 끊어지지 않는 특징을 가지고 있

시험자료 | 12페이지 | 2,000원 | 등록일 2020.04.22 | 수정일 2022.05.11

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

. 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... 디지털 논리 게이트이다. 두 입력이 모두 1일 때 결과가 1이 출력된다.(2) Single-bit half Adder반가산기: 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

로 바뀌게 된다. 다음 그림은 이 J-K 플립플롭을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 J-K 플립플롭이 사용된 카운터로 3비트 2진 카운터라고 한다.Q0 ... 플립플롭에 연결되는 클럭은 외부의 입력이며, 위에서 사용한 플립플롭은 클럭의 Falling Edge( High에서 Low로 바뀌는 순간 )에 동작한다. 위의 논리 회로의 결과 ... 것을 의미한다. Q1과 Q2의 결과도 전 플립플롭의 1/2 주파수를 갖는 파형이 발생하는 것을 알 수 있다.위의 논리 회로는 주파수 분할 기능뿐만 아니라 2진 카운터로도 동작

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
V. 제어기술 요약정리 및 예상문제

은 항온 항습 제어용으로 가장 많이 사용되어지고 있다.9.디지털식 계기(DDC 제어)- 비교적 새로운 조절기로 온도, 습도 등의 제어량을 아날로그/디지털 변환(A/D 변환) 하 ... ,NFB): 전기회로를 개폐할 수 있으며, 단락보호와 과부하 목적으로 사용된다. 단락이나 과부하시 자동적으로 트립되어 회로를 자동으로 차단하며 트립의 원인을제거한 후 다시 손잡이를 올리 ... 면 정상작동을 한다.22.부울대수- 0 : L레벨, 접점 OPEN, 코일 소자(전원 off)- 1 : H레벨, 접점 CLOSE, 코일 여자(전원 on)23.논리적(AND) 연산

시험자료 | 3페이지 | 1,500원 | 등록일 2020.04.28

다운로드 장바구니
기계공학응용실험 A+, 9장 PLC 응용실험

래더 로직 다이어그램(ladder logic diagram)을 작성하여 수행한다.3. 이론적 배경실험에 앞서 PLC의 래더 다이어그램의 기본이 되는 디지털 논리체계의 이해를 위한 ... 불대수와 기초연산자, 로직의 단순화 방법 등에 대해 살펴본다.(1) 불대수(Boolean algebra)불대수란 2진 변수와 논리동작을 기술하는 대수를 말한다. 논리회로의 형태 ... 시키는 효과적인 방법이다. 그러나 실제 문제의 로직은 복잡한 논리식을 포함하는 경우가 많으며, 이를 해석하는 일은 간단하지 않다. 디지털 회로이론에서는 그래프 분석기법인 카르노 맵과 같

리포트 | 5페이지 | 1,000원 | 등록일 2020.01.03

다운로드 장바구니
전자공학과 디지털 회로 및 실험설계 텀프로젝트 간이 전압계입니다.

을 측정 할 수 있는 간이 전압계2. 제작 동기디지털회로 실험 및 설계 강의를 들으면서 우리가 배웠던 논리게이트, 여러 가지 플립플롭, 멀티플렉서, 디멀티플렉서, FND, 카운터 등 ... 디지털회로 실험 및 설계Term Project 최종 보고서학 과 : 전자공학과과 목 : 디지털회로 실험 및 설계팀 원 :담당교수 :보고서 제출일 : 2015년 6 월 7 일목차1 ... 었고 작품구상에 들어가게 되었다.3. 팀원 구성 및 역할학 과이름역 할전자공학과임종호회로구성 및 납땜, 외관전자공학과김정호외관 담당전자공학과신현재부품조달 및 정보검색4. 사용부품

리포트 | 9페이지 | 2,000원 | 등록일 2016.04.06 | 수정일 2017.05.23

다운로드 장바구니
충북대학교 전자공학부 기초회로실험II 예비보고서 실험 15. 플립플롭의 기능

이다. 입력은 출력을 set논리(‘1’ 상태)시키는 기능과 reset 논리(‘0’상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS Flip-Flop은 RS latch회로 ... 설명하라.① Latch 회로시간적으로 변화하는 레지스터 및 카운터, 데이터 신호 버스상의 디지털 정보를 원하는 시각에 판독하여 등록하는 동작, 또는 그 회로로 보통 D 플립플롭 ... 예비보고서실험 15. 플립플롭의 기능과목명기초회로실험 II학과전자공학과1. 목적(1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.(2) D, JK

리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19

다운로드 장바구니

이전10개 67 68 69 70 717273 74 75 76 다음10개

파워링크

신청하기