"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 fpga 프로젝트 텀프로젝트 회로 디지털집적회로 논리회로 신호등 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 1,361-1,380 / 4,288건

디지털설계

디지털설계 실험 보고서 7조합논리회로 간략화이름 : 진희재학번 : 1390054*Y=bar{A}BC bar{D}+bar{B}CD+bar{A}BCD+bar{A}B bar{C} ... +ABCD part 1:1.Quartus Ⅱ의 block editor를 이용하여 위에 제시된 논리식의 회로를 입력하라.2.시뮬레이션(functional simulation)을 통하 ... 여 회로의 진리표를 구하여라.part 2:1.위 식을 카르노맵을 이용하여 곱의합(SOP) 형식으로 간략화하라.CDbar{C} DC bar{D}bar{C} bar{D}AB1000bar{A

리포트 | 3페이지 | 1,000원 | 등록일 2017.05.14

다운로드 장바구니
디지털논리실험 이병기저 실험2 부호기 예비보고서 입니다.

디지털 논리 실험 및 설계예비보고서실험3- 조합논리회로2 : 멀티플렉서조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.NOT 게이트 ... 의 동작방법과 용도를 조사하라.(1)멀티플렉서멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 조합논리회로이다. 특정 입력선을 선택하기 위해서는 n개의 선택 ... 기 때문에, 데이터 선택기(data selector)라고 부르기도 한다. 또한 멀티플렉서는 MUX라는 약어로 표현되기도 한다.논리회로도를 보면, 네 개의 입력선 D0~D3는 각각

리포트 | 8페이지 | 1,000원 | 등록일 2017.04.30

다운로드 장바구니
(예) 9. 연필자판기

디지털 논리 회로 실험예비 레포트(실험9 연필자판기)실험의 목적? 주입된‘동전’의 양을 기준으로 하여 연필과 거스름돈을 지급하는 논리 회로의 조합회로부분 설계와 구성? 실험 회로 ... 와 결과에 대한 보고서 작성실험의 개요? 이론 요약대부분의 디지털 논리 회로는 간단한 조합 논리회로보다는 복잡한 구조를 가지고 있으며,연속되는 사건들에 대해 응답하는 능력을 요구 ... 의 조합 논리 회로 부분에 대한 설계를완성한다. 출력은 한 개의 제품과 여러 개의 거스름 동전으로 구성된다.자판기 기계의 조합논리 회로 부분을 설계하기 위해 각 출력의 개별적 카르노 맵

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
디코더 예비보고서

1. 실험제목조합논리회로 : 부호기2. 실험 목적조합 논리회로의 기본적인 예가 되는 복호기와 부호기의 종작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.3. 관련 이론 ... , 오직 한 개의 출력 신호만의 논리 1로 된다. 가장 기본적인 2-to-4 line 회로를 보면 는 각각 , , , 일 때 출력이 되도록 되어있다. 그림1)은 2-to-4 ... A의 논리 식은 A, B는 , C는 , D는 , 그리고 10의 자리A는 이다. 그리고 회로도는 이 논리식에 따라 논리게이트를 활용하여 만든다. 그림3)는 binary-to-BCD

리포트 | 13페이지 | 1,000원 | 등록일 2018.03.18

다운로드 장바구니
[기초전자회로실험1] "D latch and D flip-flop, J-K flip-flop" 예비보고서

다. 하나의 래치 또는 플립 플롭은 하나의 정보를 저장할 수 있다. 래치 (Latch)와 플립플롭 (Flip-Flop)은 모두 상태 정보를 저장하는 디지털 회로이다. 래치는 레벨 트리거 ... 1Preliminary report Electronic Engineering기초전자회로실험1D latch and D flip-flopJ-K flip-flop자료는 실제 실험 ... 을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① D latch and D

리포트 | 8페이지 | 1,500원 | 등록일 2019.03.20 | 수정일 2019.03.29

다운로드 장바구니
Xilinx-ISE 응용 레포트 (7-segment)

디지털논리회로Xilinx-ISE 레포트주제 : Seven-segment분반: 2분반 화수목8Report주제로 7-segment를 선택한 이유는 저번에 multisim을 이용 ... 하여 7-segment를 구현했었기 때문에, ise를 사용해서 구현해보는 것도 나쁘지 않을 것 같아 선택하게 되었다. 그리고 디지털 논리회로 실험 과목도 7-segment를 응용 ... 확인해보고 싶었다. 결과적으로 만족하는 것이 논리게이트를 통해 회로를 구성하는 것 뿐만아니라 충분히 잘 짜여진 수식을 통해서도 간단히 회로 구현이 가능하고 자체

리포트 | 9페이지 | 1,000원 | 등록일 2017.06.28 | 수정일 2018.04.21

다운로드 장바구니
디지털 회로 자판기 보고서

목 차1.Project introduction2.Digital circuita. 입력부b. 저장부c. 출력부1.Project introduction디지털 회로 설계 및 실습 텀 ... 다.좌측 그림은 위의 그림에서 나온 출력이 좌측의 논리회로를 거쳐 녹색LED에 불이 들어오게 된다.이때 녹색 LED는 자판기의 현재 남은 금액이 우리가 각 음료수에 해당하는 가격을 만족 ... 프로젝트 내용은 디지털 시스템의 원리와 설계 기법을 이용해 원하는 디지털 시스템을 구연하는 것이다. 조원은 총 4명으로 구성되어있다.우리 조는 자판기를 만들고자 하였다. 실생활

리포트 | 10페이지 | 4,000원 | 등록일 2015.12.18 | 수정일 2021.03.22

다운로드 장바구니
디지털시계 Term Project

디지털논리회로실험 Term Project디지털 시계전자공학과금요일 5조- 목 차-1.개 요2.Block diagram3.회로 및 Simulation 결과4.제작 결과 및 검토사항 ... 5.후 기6.참고문헌(1) 개요2005년 디지털 논리회로실험 Term Project의 주제를 디지털 시계로 정했다. 이 디지털 시계를 구현하기 위해 이번학기 실험에 사용한 한백전자 ... MAXPLUS2를 이용,회로를 구현하여 전송후 실험 KIT에 구현해 본 결과, 의도한대로 디지털 시계를 구현할 있었다. 처음 회로를 구상하였을 때, 시간조절장치를 누르는 형태의 SW0

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.02 | 수정일 2019.05.01

다운로드 장바구니
판매자 표지

<컴퓨터 구조론> - 디지털 논리이론

Chapter 01디지털 논리회로Computer Aechitecture디지털 논리회로논리회로 컴퓨터 내부에서 2진수를 전기적으로 표현하고 처리하기 위해 2진수의 0과 1을 나타내 ... ) 현재 실용되는 논리회로들 중 가장 빠른 속도를 가지므로 고속회로에 이용 단점으로는 값이 비싸고 전력소모가 큰 점이 있음Computer Aechitecture디지털 집적회로디지털 ... 는 전기적 신호로 동작하는 회로 게이트(gate)들의 조합으로 구성 작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성) 게이트 논리회로의 기본적인 하드웨어 소자

리포트 | 189페이지 | 3,000원 | 등록일 2015.09.16

다운로드 장바구니
가산기 결과레포트

기초전기 및 디지털회로실험REPORT실험6. 가산기 결과레포트제출일15.11.13분반102분반조2조이름이은영,하찬호학번201211682,201211700실험 6. 가산기5.1 ... 실험결과에 대한 고찰이은영 (201211682)이번 실험의 목적은 논리 게이트의 동작 방법을 숙지하고 그걸 토대로 NAND 게이트를 이용하여 반가산기,전가산기 회로를 직접 설계 ... 가산기 설계를 할 수 있다.각각의 게이트와 회로에서 진리표에 의한 결과값이 나오는 것을 확인 할 수 있다.하찬호 (201211700)이 실험은 논리게이트의 동작방법과 결과를 알

리포트 | 6페이지 | 1,500원 | 등록일 2016.04.05 | 수정일 2021.08.28

다운로드 장바구니
부경대 디지털 논리 설계 6장 7장 과제

, 그리고인버터를 써서 아래의 문장 전부를 구현할 수 있는 회로의 한 비트절편에대한 논리 다이어그램을 그려라.C _{0} :R`2` larrow `0``````````````R`2`값 ... .카운트 인에이블 입력을 갖는 BCD 카운터의 논리 다이어그램을 그려라.BCD 카운터를 위한 단순화된 입력식은 다음과 같다.문제풀이>```D _{1} = {bar{Q _{1}}} ... 8Q40001111000000001001011XXXX1010XX카르노 맵 상의 매핑에 이상이 없고 단순화된 입력식을 만족한다.카운트 인에이블 입력을 갖는 BCD 카운터의 논리

리포트 | 11페이지 | 5,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니
7장 카운터와 카운터응용 연습문제 풀이

리포트 | 9페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
<논리회로실험>단안정 및 비안정 멀티바이브레이터

_{1} ,`A _{2} ,`B에 필요한 연결을 결정하여라. 실험 결과에 입력 논리 레벨과 펄스 발생기 연결에 대하여 목록을 작성하고 회로를 구성하여라. 원-숏은 잡음(noise ... 하나가 디지털 시스템의 여러 회로 요소를 동기화하는데 사용되는 일련의 펄스인 클럭이다. 555타이머를 비안정 모드에서 클럭 발생기로 사용할 수 있다.기본적인 비안정 회로를 그림 ... (Astable, 연속되는 구형파 펄스 발진기) 이렇게 세가지 종류가 있다.1.2 단안정 멀티바이브레이터트리거될 때 하나의 단일 펄스를 발생시키는 회로 이며 원숏(One-shot)이

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
8장 레지스터 연습문제 풀이

1. 그림 8-27 클럭의 에지에서 Left shift 인지 Right shift 인지 판별하라. 2. 그림 8-27 클럭의 어느 에지에서 shift 되는지를 판별하라. 3. 그림 8-27의 병렬 입력인 D0-D3에 [0100]이 입력되었다. 이후 [1111]이 입력되..

리포트 | 5페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
(예) 4. 논리게이트

디지털 논리 회로 실험예비 레포트(실험4 논리게이트)실험의 목적? 실험적으로 NAND, NOR, 인버터 게이트의 진리표를 작성? NAND, NOR 게이트를 이용한 다른 기본 논리 ... 게이트 구성.? ANSI/IEEE 표준 91-1984 논리기호 사용실험의 개요? 이론 요약논리에서는 논리‘1' 또는 논리 0’의 두 가지 정상 조건만을 다룬다. 이들 조건은 질문 ... 에대한 “예”나 “아니요”의 답변과 같다. 또는 스위치가 닫혀 있거나 열려있는 것, 어떤사건이 발생했거나 발생하지 않은 경우 등등과 같다고 할 수 있다. 부울 논리에서 1과 0

리포트 | 6페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
6장 플립플롭과 순서논리회로 연습문제풀이

리포트 | 7페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
[대충] 예비 일반논리게이트응용

디지털공학실험(예비보고서)실험 : 일반 논리 게이트 응용1. 실험 목적논리회로의 기본이 되는 게이트들의 기본논리와 동작원리를 이해한다. 논리게이트를 이용하여 논리식을 구현 ... 하고 동작을 확인한다.2. 실험 이론①OR 게이트두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트로서 논리합을 나타낸다. 입력 신호 중에 ‘H’인 신호가 하나라도 있 ... 으면, 출력 신호는 ‘H’가 된다.②AND 게이트두 개 이상의 입력 신호에 대하여 한 개의 출력 신호를 얻는 게이트로서 논리곱을 나타낸다. 입력 신호 중에 ‘L’인 입력 신호가 하나

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
디지털회로실험 ---6장

의 동작을 확인한다.(4) 가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.2. 실험 결과[표 6 ? 2]AnBnCn-1SnCn ... 하였다.이 때 논리식은 Sn = An?Bn?Cn-1이고, Cn = Cn-1(An?Bn)+AnBn 이다. .실험(3)에서는 반감산기 회로를 직접 구성하여, 입력 A, B에 따른 출력 ... d, b를 측정하였다.이때 회로는 반가산기에 NOT게이트를 추가한 것과 같다. 반감산기는 2진수로 표시된 2개의 차로 얻어진 감산기이며 이때 입력에 따른 차에 감산에 의해 자리내림

리포트 | 6페이지 | 1,000원 | 등록일 2019.12.02

다운로드 장바구니
다이오드 논리회로 결과보고서 A+

Experiment-Report(2장 다이오드 논리회로)1. 실험목적반도체 다이오드의 스위칭 특성을 공부한다.다이오드를 이용하여 AND, OR논리를 실현한다.다이오드 논리회로 ... 를 구성하고, 각 점의 전압을 측정하라.ABLED0V0VOFF0V5VON5V0VON5V5VON3) 다이오드 논리회로로 다음 회로를 구성하고 출력 전압을 측정하라.ABCDX0V0V0V0 ... 5V5V5V5V0V0V5V5V5V0V5V5V5V5V5V0V5V5V5V5V5V5V4) 다이오드 논리회로로 다음 회로를 구성하고 출력 전압을 측정하라FEABCDX0V0V0V0V0V0V

리포트 | 12페이지 | 1,500원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(1)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(1)◆실험가. 4비트 이진 리플 카운터를 구성하고 다음의 표를 완성하라.클럭출력십진수(DSTM1)Q3Q2Q1Q00 ... HHHH15위의 사진에서의 구성한 회로는 왼쪽의 회로 그림과 동일합니다.사진에서처럼 실제 구성한 회로에서는 최초CLK CP에 따라 변하는 결과값 Q0, Q1, Q2, Q3를 바로바로 ... 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 CP를 입력하지 않은 상태에서 not(PR) = H, not(CLR) = L을 입력

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니

이전10개 64 65 66 67 686970 71 72 73 다음10개

파워링크

신청하기