"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 plc제어

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 1,401-1,420 / 1,755건

TTL NAND NOR 게이트의 정의와 동작

실 험 예 비 보 고 서실험 단원 및 제목TTL NAND/NOR 게이트의 정의와 동작검사란1) 실험 목적TTL/NOR 게이트의 정의와 동작에 대하여 다음과 같은 내역으로 학습 ... 가장 많이 사용되는 디지털 집적회로이며, TTL 게이트의 여덟가지 종류의 이름과 특성 및 전파 지연 시간과 전력 소모 등이 아래 표에 표시되어 있다. TTL의 종류는 회로에 사용 ... 이어스로 동작하게 된다. 따라서 Q4가 포화 상태가 되므로 출력은 논리 0이 된다.위의 그림의 게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4

리포트 | 8페이지 | 2,000원 | 등록일 2009.07.11

다운로드 장바구니
정전기 교수학습과정안(유의미학습)

않는 성질을 가리킨다.이렇게 학습과제가 구속성과 실사성을 지닐 때 ‘논리적 유의미가’를 가진다.?인지구조어느 한 시점에서 학습자가 유용하게 사용할 수 있는 개념, 원리 및 이론 등 ... 으로 이루어진 학습자의 현재 지식 체계를 말한다. 학습자가 논리적 유의미가를 갖추고 있어도 그와 관련된 인지구조를 가지고 있다면 무의미한 학습이 될 뿐이다. 이렇게 논리적 유의미가 ... 는 것이다.?개념도?개념도: 개념들 사이의 위계와 관계를 보여주는 그림이다.?교육과정 계획과 수업의 설계개념도는 인지구조를 이루고 있는 개념들의 수평적 관계 뿐만 아니라 수직적인

리포트 | 7페이지 | 1,000원 | 등록일 2011.11.11

다운로드 장바구니
논리설계 - 플립플롭을 MAX-PLUS II 로 실습을 한후 결과 보고서

를 저장할 수 있는 소자로서, 임의의 주어진 시간에서 기억소자에 기억되어있는 2진 정보가 순서 논리 회로의 상태에 대한 정보를 가지고 있어 입력 신호와 동작하여 출력신호를 결정(기억 ... InputOutputCLKTQ↑0Q(변화 없음)↑1Q' (반대값)실험 실습의 구체적 절차- RS 플리플롭- 회로도- NOR 게이트로 구성된 RS 플립플롭- NAND 게이트로 구성된 RS 플립플롭 ... 회로는 분명히 맞는데 이유를 도저히 모르겠습니다.결론 및 고찰플립플롭은 동기식과 비동기식으로 나누어집니다.동기식은 클럭이 있었서 클럭이 들어갈때만 동작을하는것이고 비동기식은 클럭

리포트 | 11페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
결과05_Latch&Flip-flop

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.25 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 에 대한 고찰이번 실험에서는 여러 종류의 플립플롭을 설계하여 그 동작을 알아보았다.먼저, 첫 번째 실험에서는 R-S F/F에 대해 실험했는데, 이 회로는 R, S 두 개의 상태 중 하나 ... 실험5 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶

리포트 | 4페이지 | 3,000원 | 등록일 2010.11.04

다운로드 장바구니
결과07_Decoder&Encoder

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과07_Decoder&Encoder.hwpI. 실험결과1) 2단 2진 카운터그림 2의 회로를 구성하여 그림 3 ... 는 것이다. 실험 결과, 각 DCBA 값은 Excess-3 code와 일치했다. 이런 회로의 구성을 통해 마치 회로가 Excess-3의 체계를 갖는 것처럼 동작하는 것이다.5) 7

리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
1-bit Full Adder and 8-bit carry select Adder Design

ry select adder를 만드는 실험이었다. 우선 대략적인 회로의 설계 모습을 본다면 다음과 같다.위의 실험에서 4개의 FA가 1개의 4 bit binary ripple ... 었다. Mux란 multiplexer 의 약자로, 복수회로에서 입력되는 신호 중 어느 하나의 입력신호를 선택하여 출력회로에 실어 주는 기능을 수행하는 데이터 선택 논리회로라고 한다 ... 적인 회로의 설계모습은 다음과 같다.위의 그림을 통해서 쉽게 확인할 수 있듯이, BCD Adder는 4 Bit binary ripple carry adder 두 개와 AND

리포트 | 7페이지 | 3,000원 | 등록일 2010.01.29 | 수정일 2023.06.21

다운로드 장바구니
논리게이트 예비보고서 입니다

REPORT실험1장. 예비 보고서논리 게이트1. 실험 제목- 논리 게이트 (Logic Gate)2. 예비보고서(1) 인터넷에서 74LS00 계열의 AND, OR, NOT ... . 즉, 설계파일 DESIGN1.DSN 이 회로도 폴더(Schematic1), 회로도(Page1), 회로도 에 사용된 부품을 가진 파일(Design Cache)을 포함하고 있다.그림 ... , NAND, NOR 및 XOR 게이트들의 칩을 찾아서 그 칩 번호를 쓰고 pin 구성도를 그려라.☆IC의 핀 배치-IC의 핀 배치는 위에서 볼 때, 시계 반대방향으로 진행하면서 핀 번호

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
마이크로프로세서를 이용한 LED와 7-Segment 응용 실험

가 주목 받고 있다.그러므로 실험에 앞서, 반도체와 논리회로에 대한 배경 지식이 필요하다. 또한, 실험의 모든 코딩은 C언어를 통해 이루어지므로 C언어에 대한 전반적인 이해를 갖춰야 ... 3.1 C언어3.2 Keil C Compiler3. 실험목적Ⅳ. 실험방법Ⅴ. 결과 및 토의Ⅵ. 결론Ⅰ. 요약21세기 초에 들어선 지금 전 세계의 과학기술계는 IT ... 함에 따라 실험적으로 조작할 수 있는 물질의 크기가 점차 작아져 20세기 중반 이후의 마이크로미터 영역에서 나노미터 영역으로 접어들게 되었다. 또한, 반도체 산업의 발전으로 현재 판매

리포트 | 24페이지 | 1,500원 | 등록일 2010.06.23

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 :고려대 ... 설계▶ 회로 분석- 이 회로는 xor 게이트를 논리 게이트를 이용해서 구현해 놓은 것이다.- 기존의 nand게이트를 4개를 적절한 연관성을 이 용하여 연결하여 구현하였다.- 이 ... 한 XOR GATE설계2. FULL-ADDER설계실험결과□ 실험과정1. Quartus Ⅱ 4.0 프로그램을 실행한다.2. New Project를 만들어, 디렉토리 경로와 프로젝트

리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
충북대학교 전기전자공학 디지털실험 7장예비보고서

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목 적1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술 논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA(Field Programmable ... 사용되고 있다.본 실험에서는 MyCAD 프로그램을 사용하여 합성된 회로를 FPGA 칩으로 구현하여 회로의 동작을 테스트한다. 은 MyCAD를 이용하여 설계된 회로로부터 FPGA 칩

리포트 | 2페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
논리소자를 이용한 디지털 시계

논리소자를 이용한 디지털 시계목 차.1. 개요 2. 설계 명칭 및 최종 목표 3. 회로도 및 완성 결과물 4. 회로 측정 결과 5. 회로 구성 요소 및 예산 7. 문제점 및 해결 ... 방안 8. 고찰1. 개요논리소자의 구조와 동작 원리를 이해하여 디지털 시계를 제작2. 설계 명칭 및 최종 목표설계 명칭. 논리소자를 이용한 디지털 시계 최종 목표. 이론과 실험 ... 을 통해 배운 논리소자를 디지털 시계에 적용해 봄으로써 이론과 실질적 응용에 대한 관계를 확인3. 회로도 및 결과 완성물2) 결과 완성물4. 결과 완성물 테스트2) 초 테스트3) 분

리포트 | 13페이지 | 10,000원 | 등록일 2008.04.07 | 수정일 2022.01.15

다운로드 장바구니
전가산기와 전감산기 실험8.hwp

실험 8. 전가산기와 전감산기1. 실험 목적전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다.2. 기본 이론전가산기와 전감산기는 3비트를 더하거나 뺄 수 있 ... 한다.3. 사용기기 및 부품FPGAMax+plus II program4. 실험과정각 실험에 대해 제시된 회로를 Altera MAX_ plus program을 이용하여 구현 ... 한다.{그림 8-5. 2비트 병렬 2진 가산기(a) 그림 8-5의 회로는 2비트 병렬 2진 가산기로서 숫자 X1X0 및 Y1Y0와 합 C01S1S0를 2진 수로 표시하였을 때, X1X

리포트 | 10페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
★합격자소서★ 하이닉스 자기소개서

라 성취감이 주는 큰 기쁨을 배울 수 있었습니다.논리회로 설계 및 실험 과목을 들으며 매우 간단한 Flip-flip, Multiplexer의 이론부터 시작하여 직접 32비트 CPU ... 설계, 더 나아가 64비트 CPU 설계를 할 첫 기회가 있었습니다. 처음에는 조금 막연했지만, 첫 번째 실험이 끝나자 저는 너무도 기쁘게 다음 실험을 기다릴 수 있었습니다. 기본적인 ... 습니다.결과적으로도 좋은 성적을 거둘 수 있었고, 이 성취감의 경험은 후에 컴퓨터 구조론의 파이프라이닝 실험과 전자설계 및 실험의 Filter 디자인, 전자디자인 랩

자기소개서 | 3페이지 | 3,000원 | 등록일 2011.05.14

다운로드 장바구니
Full adder 와 Full subtracter 예비

1. 목적전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.2. 이론전가산기와 전감산기는 3개의 데이터 비트를 더하거나 빼는 논리 블록이다. 합 S와 차 ... omplement 감산동작을 수행한다.3. 실험 기기 및 부품1) 오실로스코프(CRO) : 1SET2) 직류 전원 공급기(5V, 50mA) : 1SET3) IC 7400(quad 2 ... gate)10) 저항 680Ω 5개11) LED(Light Emitting Diode) 5개12) 스위치 뱅크(5개 스위치) 2개4. 실험 방법각 실험의 회로도에 따라 회로

리포트 | 13페이지 | 1,000원 | 등록일 2008.11.10

다운로드 장바구니
2010상반기 대우조선해양 최종합격 자기소개서

- 전공기본 3 A+7.디지털시스템실험 - 전공기본 2 A+8.전자회로Ⅰ - 전공기본 3 A+9.마이크로컨트롤러실험 - 전공기본 2 A+10.논리회로 - 전공기본 3 A+3. (필수 ... - 전공기본 3 A+2.초고주파공학 - 전공심화 3 A+3.마이크로프로세서 - 전공심화 3 A+4.컴퓨터통신 - 전공심화 3 A+5.회로및시스템 - 전공심화 3 A+6.통신이론 ... 1. (필수)귀하께서 입사이후 근무희망 직무와 지원동기, 직무에 대한 본인의 적합성에 대해, 그 근거를 세 가지(전공 및 기타의 지식 / 자신의 장기 Vision / 귀하의 성격

자기소개서 | 3페이지 | 3,000원 | 등록일 2010.09.15

다운로드 장바구니
555 timer IC

BS Logic Unit 특징①TTL IC 및 C-MOS IC의 응용실험과 기초적인 컴퓨터 HARD WARE 설계에 적합하도록 설계②DIGITAL 회로의 설계 및 실험 실습이 가능 ... 의 회로를 TR의 E(Emitter), B(Base), C(Collector) 핀을 잘 구분하여 breadboard에 구성하고 TR의 base(B) 논리에 따른 LED 점등 상태 ... [Lab.1]ED-1000BS Logic Unit 사용법 LED구동 555 timer IC의 Astable MV회로 실습(1)학습 목표a)ED-1000BS Logic Unit

리포트 | 19페이지 | 1,500원 | 등록일 2010.04.01

다운로드 장바구니
6학년과학7단원전자석 지도안

은 학생도 학습에 참여할 수 있도록 한다. 가급적이면 학교의 실험 기구를 사용하여 실험을 설계하는 것이 좋겠다.2. 학력 실태 및 과학과에 대한 태도1 과목 흥미도 조사 (2003 ... 해 간다. 하지만 추상적 사고 능력은 아직 발달되어 있지 않으므로 변인추출 및 통제, 확률, 상관, 비례, 조합 논리에 대한 추상적 개념을 자주 인지 시켜주고 형식적 사고를 할 수 ... 및 통합(가) 발전계통{선수 학습이 단원의 학습후속 학습전기회로 꾸미기(5-2)전자석전류의 작용(9학년)전기 회로와 전류건전지의 수의 전 류의 세기건전지의 연결 방 향과 전류

리포트 | 14페이지 | 3,000원 | 등록일 2011.06.27

다운로드 장바구니
충북대학교 전기전자공학 디지털실험 6장 예비

.시뮬레이션은 MyCAD을 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록된 부록을 참고한다.② MyCAD의 schematic tool을 이용하여 논리 연산회로를 설계 ... 실험 6. 4비트 산술논리회로와 시뮬레이션목 적1. ALU(Arithmetic Logic Unit)의 기능과 구조를 이해한다.2. MyCAD의 사용법을 익힌다.3. MyCAD ... 를 이용하여 4비트 ALU를 설계하고 시뮬레이션을 한다.원 리1. ALU의 기능과 구조ALU는 산술 연산회로와 논리 연산회로로 나누어진다.산술연산은 과 같이 가산, 감산, 증가, 감소

리포트 | 7페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
정책평가론4E)회귀불연속설계의 의의와 유용성을 설명하시오00

한 욕구가 있는 이들에게는 특별한 도움이 주어질 때 이러한 것들에 대한 결과를 알고 싶은 경우가 많다. 회귀불연속설계는 이러한 상황에 적합한데 이 설계에 깔려있는 논리는 간단 ... 이 결과변수에 어떤 영향을 미친다면 이 두 집단에 별개의 회로선을 그었을 때 구분점에서 불연속이 나타나야 한다는 것이 그 논리이다. 본 보고서에서는 이러한 현상의 설명에 적합 ... 한 회귀불연속의 설계에 의한 정책평가에 대하여 다루려고 한다.1. 회귀불연속설계의 의의회귀불연속설계(regression-discontinuity analysis)는 실험집단과 통제집단

리포트 | 4페이지 | 3,000원 | 등록일 2010.03.17

다운로드 장바구니
논리설계 - 레지스터를 MAX-PLUS II 결과 보고서

적 절차1. RS-FF(Clocked) 설계동기화 신호(Clock)을 처리 할 수 있는 RS FF을 아래와 같이 설계하여 심볼화 한다.- 회로도(RS-FF)2. D-FF ... (Clocked) 설계동기화 신호 처리가 들어간 D-FF를 아래와 같이 설계하여 심볼화 한다.-회로도(D-FF)-심볼화(D-FF)3. 쉬프트 레지스터(Shift Register) 설계D-FF ... 째 실습 내용은 RS-FF 와 D-FF 은 저번주 실습 과제에서 모두 한거라서 쉽게 하였고 쉬프트 레지스터 역시 회로가 간단하다 보니 특별히 어려운점 없이 해결 하였습니다.결론 및

리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니

이전10개 66 67 68 69 707172 73 74 75 다음10개

파워링크

신청하기