"디지털시스템실험"의 검색결과 입니다.

통합검색(7,184)
리포트(5,879)
자기소개서(593)
논문(398)
시험자료(154)
방송통신대(144)
서식(7)
이력서(3)
ppt테마(3)
노하우(3)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털시스템실험 verilog 게임 labview 양자화 아주대 labview 도립진자 daq 기계제어공학부 항공대 PID 제어 전자공학과

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털시스템실험" 검색결과 121-140 / 7,184건

IT CookBook, 디지털 시스템 실험: 원리, 응용, 설계

실험 1. [1-1] 그림 1(a)의 AND 연산 회로와 그림 1(b)의 OR 연산 회로를 각각 실험보드에 구성하고, 스위치 SW1과 SW2를 0 또는 1로 변화 ... 시키면서 출력 F의 전압을 측정하여 표1에 기록하라. 또한 측정된 전압에 대한 논리값(0 또는 1)을 기록하라.[1-2] 위 실험의 결과에 맞추어 타이밍도를 그리고 해석 ... 하여라.[1-3] 그림 2의 (a), (b) 회로를 각각 실험보드에 구성하고 스위치 SW1, SW2, SW3을 0 또는 1로 변화시키면서 출력 F와 연결된 LED의 상태

리포트 | 17페이지 | 2,000원 | 등록일 2009.04.19

다운로드 장바구니
디지털시스템실험, Verilog를 이용해 BCD to 7 segment를 통한 계산기 설계 및 구현, FPGA보드 결과 포함

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서실험제목BCD to 7 Segment, 7 Segment를 통한 계산기 설계 및 ... 구현실험목표1. BCD 입력을 7-segment로 출력하는 디지털 회로 설계2. Clock을 이용하여 7-Segment를 순차적으로 표현하는 Controller 구현3. 가산기 ... 와 연결하여 계산결과를 표현하는 7-segment 계산기 구현실험결과7-segment 블록 다이어그램을 보면 먼저 4bit의 input을 입력받아서(0~15까지 표현가능) 이

리포트 | 5페이지 | 2,500원 | 등록일 2015.12.05 | 수정일 2018.05.23

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer ... & Logical Unit실험목표① 128 to 4 Multiplexer를 hierarchy하게 설계한다.② Processor의 Logical Unit들을 설계한다.실험결과실험 ① 128 to ... 이 결과 'dout'에 정확히 도출되었음을 확인할 수 있다.실험 ② Logical Unit들의 설계32bits AND, OR, XOR, NOT게이트의 설계는 테스트벤치 파일을 제작

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Arithmetic Logical Unit(ALU) 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목ALU - Arithmetic ... Logical Unit실험목표① Arithmetic Logical Unit을 구현한다.실험결과① Arithmetic Logical Unit의 시뮬레이션 결과실험 당시 제공된 테스트벤치 ... 파일을 이용한 시뮬레이션 결과는 위와 같다.실험 당일에는 코딩 종료 후 주어진 wlf파일의 wave form과 위의 시뮬레이션 결과를 대조하여 일치 여부를 검사하였고, 일치

리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] General Purpose Register File(Register) 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Register실험목표① NAND게이트를 사용하여 SR Latch를 설계한다.② D Flip-Flop을 설계한다.③ D Flip-Flop을 사용하여 2-read port / 2 ... -write port / 16 register를 가지고 있는 General purpose register file을 설계한다.실험결과① General Purpose Register

리포트 | 6페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32-bit Adder-Substracter 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32-bit Adder ... -Substracter실험목표① 32-bit 2's Complement Unit, Subtracter, Adder-Subtracter를 설계한다.② 32-bit Carry Select ... Adder를 설계한다.실험결과① 32-bit 2's Complement Unit의 시뮬레이션 결과각 bit의 0과 1이 바뀐 1의 보수에, 1이 더해진 2의 보수 값이 제대로 출력됨을 알

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Data Mapping Unit, Execution Combination Top 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Data Mapping Unit, Execution Combination Top실험목표① PICO Processor의 Data Mapping Unit을 구현한다.② Data ... Execution Combination Top을 구현한다.실험준비물ModelSim(HDL Simulator)기본지식① Data Mapping UnitArithmetic logical unit

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] 32-bit Adder-Substracter 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32-bit Adder ... -Substracter실험목표① 32-bit 2's Complement Unit을 설계한다.② 32-bit Subtracter를 설계한다.③ 32-bit Adder-Subtracter를 설계 ... 한다.④ 32-bit Carry Select Adder를 설계한다.실험준비물ModelSim(HDL Simulator)기본지식① 2′s complement unit의 원리2의 보수

리포트 | 2페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
디지털 시스템 실험 기본적인Combinational Circuit(Decoder, Binary-to-BCD Convertor, BCD-to-7 segment Decoder) 결과보고서

디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목기본적인Combinational Circuit(Decoder 설계, Binary-to-BCD ... 있었다. 이 때문에 출력 값 X, Y, Z, W, O, P, Q, R이 순차적으로 참이 되는 것을 알 수 있고, 이 때도 마지막에는 입력 값이 111로 고정되므로 출력 R이 계속 참의 값을 유지하는 것을 알 수 있다.디지털 시스템 설계 및 실험 ... Convertor 설계, BCD-to-7 segment Decoder 설계)실험목표2-to-4, 3-to-8 라인 디코더를 설계한다.Binary-to-BCD Convertor 설계한다.BCD

리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

다운로드 장바구니
디지털 시스템 및 실험-기본논리게이트(experiment 4)

디지털 시스템 및 실험기본논리게이트(experiment 4)목적AND 게이트두 개의 입력정보가 모두 1일 때 1이 출력되는 논리식 진리표 게이트를 의미 한다.OR 게이트두 개 ... 하여 측정하는 실험이었다. 실험 전 배운 내용과 같이 실험 결과 값들은 각각의 논리 게이트 특성에 맞게 High(1)와 Low(0)로 측정된 것을 알 수 있었다. 하지만 수업에서 디지털 ... 단자의 신호를 바꾸어 가면서 2진 입력 정보를 이용한 논리적인 값을 생성하는지 실험을 통해 표-1 과 비교하여 보며, 이를 통해 각 게이트의 동작 특성을 이해함에 이번 실험의 목적

리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Address Generator, PC Calculation Unit, Branch Handler실험목표① PICO Processor의 Address Generator, PC ... Calculation Unit, Branch Handler를 구현한다.실험준비물ModelSim(HDL Simulator)기본지식① Address generator메모리의 base

리포트 | 4페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
디지털 시스템 및 실험-트랜지스터를 이용한 기본논리게이트

과 목 : 디지털 시스템 및 실험-Experiment 3목적트랜지스터를 이용한 기본논리게이트의 구성을 통해 동작 특성 및 응용을 습득한다.Fan-Out에서 동작의 특성과 논리 ... 는 현상이 팬-아웃이고 실험결과도 그러하다.npn 2개 직렬 연결(NAND) 과 npn을이용한 NOT게이트를 연결하여만든 AND 게이트npn 2개 병렬 연결(NOR) 과 npn을이용 ... 에 간략하게 표현하였음) 전력소모가 적은 경우가 효율적인 경우이며 전력은 저항의 크기에 반비례 하므로 () 큰 저항을 쓴 쪽이 효율적이다.마지막으로 Fan-Out실험은 C-MOS와 같

리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Address Generator, PC Calculation Unit, Branch Handler실험목표① PICO Processor의 Address Generator, PC ... Calculation Unit, Branch Handler를 구현한다.실험결과① Address Generator의 시뮬레이션 결과address generator의 op값에 따른 결과값

리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, Branch Handler, PC Calculation Unit을 위한 Decoder 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부학부 : 학번 ... / 이름 :실험조 : 실험일 :실험제목PICO Processor - Address Generator, Branch Handler, PC Calculation Unit을 위한 ... Decoder실험목표① PICO Processor - Execution Top의 각 모듈을 위한 Decoder를 구현한다.실험준비물ModelSim(HDL Simulator)기본지식

리포트 | 4페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
[디지털시스템실험(Verilog)] Address Generator, Branch Handler, PC Calculation Unit을 위한 Decoder 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목PICO Processor ... - Address Generator, Branch Handler, PC Calculation Unit을 위한 Decoder실험목표① PICO Processor - Execution Top ... 의 각 모듈을 위한 Decoder를 구현한다.실험결과① Address Generator Decoder의 시뮬레이션 결과Address Generator Decoder의 시뮬레이션

리포트 | 5페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
디지털시스템 실험(decoder, Binary to BCD converter), 2-to-4, 3-to-8 라인디코더+testbench포함

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2014이름 :학번 :실험제목기본적인 ... Combinational Circuit① Decoder 설계② Binary-to-BCD Convertor 설계실험목표① 2-to-4, 3-to-8 라인 디코더를 설계한다.② Binary-to ... -BCD Converter, BCD-to-7segment를 설계한다.실험결과1. 2-to-4 코드와 testbench를 작성하였다.2. 2-to-4 코드를 simulation을 돌려서

리포트 | 7페이지 | 2,000원 | 등록일 2014.11.03 | 수정일 2018.05.16

다운로드 장바구니
디지털시스템설계및실험_마이크로 프로세서_Peripherals&TopLevelIntegration

디지털 시스템 설계 및 실험실험 6Peripherals & Top Level Integration1. 실험의 목적지금 까지 설계했던 각 블록들을 합쳐서 top level RISC ... 한다.2. 실험 내용각 블록들을 연결한 구조는 그림을 그려서 첨부하였다. pc 가 다음 instruction 주소를 instruction memory 에 넘겨주면 instruction ... 들은 그림에 각각 적어두었으므로 코드는 따로 설명하지 않겠다.3. 실험 결과테스트에 사용된 IMEM 어셈블러 코드는 각 블록들이 제대로 수행되는지 확인하게 된다.(1) pc 의 증가및

리포트 | 7페이지 | 1,000원 | 등록일 2008.02.19

다운로드 장바구니
디지털 시스템 및 실험-릴레이 동작원리 이해 및 논리회로 구성

과 목 : 디지털 시스템 및 실험릴레이 동작원리 이해 및 논리회로 구성(experiment 2)목적릴레이의 동작 원리를 이해하고, 릴레이를 이용하여 논리 회로를 구성한다.AND ... 게이트, OR게이트, AND-OR 게이트와, 전류가 흐르면 전자석이 되는 성질을 가진 릴레이를 이용하여, 스위칭 회로 구성과 동작원리를 실험을 통하여 습득한다.AND 게이트두 개 ... 의 진리표Discussion저번 실험을 통해 AND, OR 게이트의 특성을 익혔고, 이번 실험은 relay라는 스위칭 역할을 하는 회로를 통해 AND, OR게이트의 적용 실험이

리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

디지털시스템 실험전기전자공학부verilog module< 차 례 >1. HalfAdder2. 4BitAdderSubtractor3. DecoderEncoderMultiplexer ... . Stopwatch디지털시스템 실험 결과보고서실험제목@ 1. HALF ADDER실험목표HALF ADDER코드를 작성하여 HALF ADDER의 기능을 확인하고 Altera QuartusⅡ프로그램 ... 시뮬레이션 모두 성공적이었다.디지털 시스템 설계 및 실험 결과보고서실험제목Decoder, Encoder 및 Multiplexer실험목표Decoder, Encoder 및

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
[전자공학실험] 디지털 선형 시스템의 주파수 특성

Experiment VIMain LAB디지털 선형 시스템의주파수 특성KAIST 990360수요일 10조Me:이재용E.M:이승희3.실험**실험 목적**Z-변환 및 Fourier ... 변환을 이용하여 디지털 신호 및 선형시스템을 분석학고, MATLAB을 이용한 신호처리 방법을 익힌다.**첨부파일을 이용해서 구성하지 않고 graph와 설명을 같이 구성하였다. 그 ... 하시오.(f_s=1/T_s=1kHz)-->O.K PCL812가 제대로 작동하는지 확인할 수 있었다.(나) (가)에서 발생한 디지털 신호를 512 포인트 FFT, 1024 포인트

리포트 | 15페이지 | 1,000원 | 등록일 2002.04.09

다운로드 장바구니

이전10개 2 3 4 5 678 9 10 11 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감