"디지털회로실험및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 성결대 논리회로 전기회로 실험12 멀티플렉서 간이전압계 전전설2 시립대 전전설1 중앙대학교

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험및설계" 검색결과 1,241-1,260 / 3,081건

7세그먼트 디코더 실험보고서

로, 1은 0으로 수정하여 설계하면 된다.[세그먼트 디코더의 회로도]3. 실험 예비보고3.1 기초 이론의 식 (1)과 같이 실험 4의 [표 4-2] BCD/10진수 디코더의 부울 함수 ... 우선순위 인코더를 도시하라.4. 실험기자재 및 부품4.1 사용기기- 디지털 멀티미터- 전원공급기4.2 사용부품- TTL게이트- 7-세그먼트 디코더/드라이버(74LS47)5. 실험 ... 방법 및 순서5.1 실험 예비 보고 3.3에서 설계한 4진수/2진수(4-line to 2-line) 우선 순위 인코더를 AND, OR, NOT 게이트를 사용하여 구성하라.5.2

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.26

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
전자회로실험1 4주차예보

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부전자회로 실험 예비보고서이름 :학번 :실험 제목BJT의 특성실험 목적①BJT소자의 문턱전압을 측정한다.②I _{B ... 의 방향을 나타낸다.2.BJT 동작 및 바이어스- BJT는 아날로그 교류신호 증폭의 용도로는 active mode에서 동작시키고, 디지털 스위치 회로 등의 용도로 cutoff mode ... }의 변화가I _{C}에 미치는 영향을 측정한다.③beta 를 측정 및 결정한다.④npn형 BFJ의 컬렉터(V _{CE}-I _{C}) 특성 곡선군을 실험적으로 결정하고 그래프

리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
전기회로 설계실습- 중앙대 1단원

설계실습계획서설계실습 1. 저항, 전압, 전류의 측정방법 설계홍길동, 20000000, 전기회로설계실습(35792)1. 실험목적Digital Multimeter를 이용한 저항(2 ... -wire 측정법, 4-wire측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2. 실습준비물 ... -기본 장비 및 선Function generator : 1대DC Power Supply(Regulated DC Power Supply, Max 20V 이상) : 1대Digital

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.30

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험결과NAND2 (0,0)NAND

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
전자회로실험1 10주차예보

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부전자회로 실험 예비보고서이름 :학번 :실험 제목연산증폭기의 특성실험 목적1.연산 증폭기의 이득은 출려단에서 입력단 ... 이용된다. MOS 디지털 집적회로는 대부분의 부하를 능동 소자로 설계하는데, 이들 IC에는 MOSFET이 다른 MOSFET을 위한 능동 부하로서 사용되고 있다.- 입력 바이어스 전류 ... 의 출력은 이러한 속도보다 더 빨리 변할수는 없다.실험 과정연산 증폭기의 이득1. 그림 12-9회로를 구성한다. 여기서 Rr=Rr=10k옴으로 구성하고, 우선 S1과 S2를 개방

리포트 | 9페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 로 확인하는 실험이다. 실제 디지털 회로에서 각 논리게이트에 해당하는 연산자를 베릴로그로 나타내고 출력값을 LED를 통해 확인하는 과정으로 이루어진다. 실제 실험에서 문법오류 및 일부 ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
디지털 실험 7장(가산기,감산기) 결과보고서

(overflow) 검출로 부호화 수의 가산기 설계를 완성한다.2. 실험순서1) 그림 7-5는 2진수를 Excess-3코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약 ... 실험 6장 비교기1. 실험목적- 가산, 감산 연산을 구현해 본다.- 4비트 2진수를 Excess – 3 코드로 변환하는 변환기를 설계, 구현, 실험한다.- 3 오버 플로우 ... ) 설계로부터 회로를 구성한다. 진리표 7-3에 나열된 대로, 모든 가능한 입력을 시험한다. 출력은 LED로부터 바로 읽어진다. 논리 1일 때, LED는 ON이 되고 논리 0일 때

리포트 | 6페이지 | 3,000원 | 등록일 2019.12.17

다운로드 장바구니
고려대 디지털시스템실험 Latch 와 Flip-Flop

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2017 전기전자공학부이름 : 박정훈학번 ... : 2014170951실험제목Latch 와 Flip-Flop실험목표1. SR Latch 설계2. SR Latch 를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop ... 지식1. LatchLatch 회로란 기억회로로. 입력에 따라 출력이 변화를 갖는다.이번 실험에서는 SR Latch를 다룬다.S 는 set R 은 reset을 의미하며 회로의 진리표

리포트 | 8페이지 | 1,000원 | 등록일 2018.10.14

다운로드 장바구니
판매자 표지

설계실습 7. RC회로의 시정수 측정회로 및 방법설계 결과보고서

설계실습 7. RC회로의 시정수 측정회로 및 방법설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약 ... 었고 충분한 충, 방전을 위해서는 더 긴 주기가 있어야함을 알 수 있었다.사용계측기: oscilloscope, Digital Multimeter서론: 처음으로 커패시터가 포함된 회로 ... 를 다루며 커패시터와 인덕터가 있는 회로의 필수적인 개념인 시정수에 대해 알아보고 계산값과 측정값의 차이, 주기 등에 대해 알아보는 실험을 했다.4.1 출력전압이 5v가 되

리포트 | 9페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
디지털회로실험 텀프로젝트 3비트 가산기를 이용한 7세그먼트 디스플레이

. 회로도 및 구성※ 패턴도 (점프선 3개 사용)※ 회로구성 (기판 앞)※ 회로구성 (기판 뒤)4. 실험 결과5. 고찰이번 텀 프로젝트는 3비트 가산기를 이용한 7세그먼트 디스플레이 ... 였고 패턴도도 점프선을 최소한으로 하는 방향으로 완성했다. 앞서 실험실 개방 때 회로도가 제대로 작동함을 확인하였지만 막상 텀 당일에 설계해보니 납땜이 미숙하여 시간이 오래 걸렸 ... 고, 점프선을 작게 사용하여 패턴도를 작성하다보니 작업 시 생각보다 어려움이 많았다. 디스플레이 출력이 제대로 나왔고 이번 실험을 통해 회로 구상과 설계뿐만 아니라 실질적인 작업의 숙련도 또한 중요하다고 느꼈다.

리포트 | 9페이지 | 10,000원 | 등록일 2020.04.21 | 수정일 2022.11.11

다운로드 장바구니
A+ 전기회로실험 3장 직류전압의 측정 <2주차 예비보고서>

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부전기 회로 실험전기 회로 실험 2017 전기전자공학부이름 :학번 :실험제목3.직류전압의 측정실험목표① 회로의 직류전압 ... 확인하고 이를 따라야 하며, 전원의 연결로 인해 회로가 변경되지 않도록 해야 한다. 실험 중 회로 변경이 잦을 경우 전원장치와 회로를 분리시킬 수 있는 외부 스위치를 사용 ... 을 측정한다.② 직류 전원공급기의 사용법을 익힌다.③ 전원공급기의 출력전압 범위를 측정한다.기본지식① 전압측정아날로그 계기디지털 계기모습[그림1][그림2]조정단자움직이는 지시

리포트 | 2페이지 | 1,000원 | 등록일 2019.02.26 | 수정일 2019.04.18

다운로드 장바구니
캡스톤디자인(Lead compensation, lag compensation 설계)

캡스톤디자인 3차발표- Lead compensation와lag compensation 설계-목차1. 앞섬보상 2차 시스템 (lead compensation)2. 앞섬보상 3차 ... 2차 시스템 (lead compensation)(1) 2차 시스템(계단응답 입력)(2) 앞섬 보상기(lead compensation) 설계spec.1.%O.S=20%2.e _{s ... ompensation) 설계spec.1.%O.S=20%2.K _{v} =401. 정상상태 오차에 관한 조건을 만족하는 이득 K를 선정한다.K _{v} = lim _{s -> 0} {sKG(s

리포트 | 15페이지 | 1,000원 | 등록일 2020.05.29

다운로드 장바구니
서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

. Introduction (실험에 대한 소개)가. Purpose of this LabLab-03에서 Verilog HDL 언어를 이용하여 디지털 회로를 디자인하기에 앞서 ... 나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Materials & Methods (실험 장비 및 ... (Field Programmable Gate Array) Hyperlink \l "주석5" [5]FPGA는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.10.24

다운로드 장바구니
전자회로실험2 15결보

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부전자회로 실험2 결과보고서전자회로 실험 2015 전기전자공학부이름 :학번 :실험제목차동증폭기실험목표1. 단일 입력 ... 실험을 진행하였습니다.단일입력은 결과는 비교적 이론과 비슷하게 나왔습니다. Id1과 Id2가 다른 경우는 회로상의 열손실, 측정장비의 정확성 등에 대해 생각을 할 수 있 ... 하고, 입력에 대한 출력의 위상을 알아본다.실험결과1.실험결과-단일입력[표15-1]차동증폭기의 직류전압치V _{D1}V _{D2}V _{S}V _{SS}V _{G1}V _{G2}6

리포트 | 7페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

디지털논리회로실험예비 보고서[8주차]실험 7. Finite State Machines1. 실험 목적1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... : 2-Input OR gate4. 실험 과정 및 예상 결과1) 중간고사 1-(a)번의 회로를 TTL과 FPGA(schematic)로 구현하여 동작 확인최소화된 상태표 및 카르노맵 ... 의 신호로 동기화되지 않은 카운터T 플립플롭을 이용한 3비트 Up-카운터의 회로 및 타이밍 다이어그램은 아래와 같다. [그림 2] 에서 확인할 수 있듯 클럭 신호가 플립플롭을 거쳐

리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[전자전기컴퓨터설계실험1] [전전설1] PSpice를 이용한 전기회로의 시뮬레이션 예비레포트

PSpice를 이용한 전기회로의 시뮬레이션과 목 명전자전기컴퓨터설계실험 I학 과전자전기컴퓨터공학부학 번이 름실 험 일2016.3.31담 당 교 수담 당 조 교목차 TOC \o ... 한 Berkeley SPICE에 의한 Pc 기반의 Analog/Digital 혼합 회로 시뮬레이션 프로그램이다. PSpice는 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등 ... 447131358 \h ４ Hyperlink \l "_Toc447131359" II. 실험 장비 및 재료 PAGEREF _Toc447131359 \h ４ Hyperlink \l "_Toc

리포트 | 13페이지 | 1,500원 | 등록일 2019.11.16

다운로드 장바구니
2주차 결과보고서 내부저항 및 Ohm의 법칙

2018년 2학기 실험(2): 전기회로 실험 및 설계12018년 전기회로 실험 및 설계 실험(2)2주차 실험보고서내부저항 및 Ohm의 법칙 11. 실험과정 및 실험결과4.1 ... Digital multimeter의 내부저항(1) [그림 1]과 같이 회로를 결선하시오. 여기에서R_1 `=` R_2 ``= 1 M OMEGA이고V_s ``= 10V `이다.측정값:R ... 을 구하시오. >> 결과 분석에 서술2. 실험결과 분석()4.1 Digital multimeter의 내부저항측정값이론값오차율V_1 4.748V5V5.04%V_2 4.793V5V4

리포트 | 5페이지 | 5,000원 | 등록일 2019.11.19 | 수정일 2020.09.21

다운로드 장바구니
판매자 표지

설계실습 8. 인덕터 및 RL회로의 과도응답 결과보고서

설계실습 8. RC회로의 시정수 측정회로 및 방법설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약: 10 ... 는 실험을 했다. 지난주의 실험에서 커패시터를 인덕터로 변경한 실험이라 차이점이 적어 실험이 저번 시간보다 편했다.4.1 설계실습 계획서에서 구한 저항이 되도록 가변저항을 DMM ... 에서 한 실험과 동일한데 이 경우 연결된 회로는 저항 까지만 전류가 흐르고 그 후 전류는 오실로스코프로 들어가기 때문에 커패시터 전압의 파형은 나오지 않는다. 커패시터로는 전류

리포트 | 9페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
디지틀 논리회로 실험6 가산기와 감산기

을 할 수 있는 회로를 설계하는 방법을 익힌다 .이 론실험 순서 7408,7486 회로를 사용해 반가산기 회로를 구성한다 . 7408,7486,7432 회로를 사용해 전가산기 회로 ... 회로를 4 번이나 다시 구성했음에도 시간 내에 다 끝내지 못해 조원과 같이 이유를 분석하고 실험을 마쳤다 . 1 학기 디지털 수업 때 배운 대로 조원은 회로를 보고 진리표를 작성 ... 2bit 병렬 2 진 가산기 회로2 의 보수를 이용한 2 진 4bit 전감산기와 전가산기결과분석 및 결론 먼저 반가산기와 전가산기를 구성해보았고 반감산기와 전가산기 그리고 2bit

리포트 | 13페이지 | 2,000원 | 등록일 2019.10.03 | 수정일 2021.10.17

다운로드 장바구니

이전10개 58 59 60 61 626364 65 66 67 다음10개

파워링크

신청하기